fpga 在数字下变频设计中的应用new

《fpga 在数字下变频设计中的应用new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第8卷第6期南阳师范学院学报Vol.8No.62009年6月JournalofNanyangNormalUniversityJun.2009FPGA在数字下变频设计中的应用张帅，仲志国(南阳师范学院物理与电子工程学院，河南南阳473061)摘要:提出一种基于Xilinx公司Virtex-5FPGA的高速数字下变频的实现方法，使用SystemGeneratorforDSP软件实现IPCore在FPGA中的建模，通过Matlab进行了仿真验证，并下载到FPGA芯片中进行了功能验证，证明该设计集成度高和稳定性强，降低了开发成本.关键词:数字下变频;现场可

2、编程门阵歹IJ;滤波器中图分类号:TN957文献标识码:A文章编号:1671-6132(2009)06-0037-03数字下变频(DDC)的目的是使经过粗模拟滤块设计和强大的波形显示窗口使得仿真结果可以波和过采样之后的数据在数字域内达到采样速率更加直观、快捷地表现出来.最小，以实现减少冗余数据的目的，使信号接收系2系统结构统的数字化和软件化得以实现.文中提出一种采用FPGA器件及IPCore来实现数字下变频的方案.整个系统结构如图2所示，主要由时钟和复位FPGA芯片既有高逻辑密度和通用性，又有可编程单元、时序控制单元、寄存器配置单元、数字下变频逻辑

3、器件的用户可编程特性.使用FPGA器件实现单元、抽取滤波器单元组成.的下变频器可以更加方便地设计出通用的数字下

4、时钟及复位单元

5、变频系统.1数字下变频原理寄存器配置单元所谓下变频就是将信号由较高的频带搬到较图2数字下变频设计结构图低的频带，以利于信号的分析与处理[IJ数字下变时钟和复位单元用于产生整个模块需要的系频由数字振荡器、数字乘法器、数字滤波器三部分统时钟和复位信号;时序控制器单元通过产生时钟组成，其组成的系统框图如图1所示.使能信号来控制不同速率模块的时钟速率;寄存器配置单元对内部寄存器进行配置，通过不同的频率控制字使得NCO产生不同频率的

6、输出，控制每个滤波器的门控时钟;数字下变频单元用于产生正交的数字中频信号，通过修改NCO的频率控制字，可以使得其输出频率动态地改变，从而数字混频器可以将具有不同中心频率的中频信号变换成基带信图l数字下变频结构框固号;抽取滤波器单元的作用就是进行抽样前的抗混叠滤波，避免抽样后产生频谱混叠，而不能恢复出由于Xilinx公司的Virtex-5SXT系列FPGA原始信号.芯片中具有DSP48Slice数字信号处理单元，配合在抽取滤波器单元使用了3种滤波器.CIC滤SystemGeneratorforDSP可以轻松地设计DDC，因波器是由Hogenauer提

7、出的一种非常高效的滤波此选用该系列芯片为设计对象，采用SystemGener•器，适于需要高数据率变换的设计;CFIR滤波器主ator软件进行设计与仿真.该软件可以和Matlab中要是对CIC滤波器通带内产生的sinX/X滚降进的Simulink工具共同使用，利用Simulink方便的模收稿日期:2008-12-15基金项目:南阳师范学院高层次人才科研启动费资助(nytc2006k106)作者简介:张帅(1980-)，河南南阳人，硕士，讲师，主要从事电子设计自动化研究..38.南阳师范学院学报第8卷行补偿，使得通带具有更好的平坦性;PFIR滤波器3

8、.1数字下变频单元对整个频率响应进行控制，以满足指标要求，同时数控振荡器NCO用于产生频率可控的正弦、进一步降低采样数据率.余弦信号.该正交信号和ADC产生的数字中频信号通过数字混频器Mixer进行正交混频，通过后级3主要模块的FPGA实现的滤波器滤除2/0为中心频率的带通信号后，就可在数字信号处理领域，几乎绝大多数算法设计以得到零中频的基带信号[3]具体模型如图3和系统验证都是在Matlab和Simulink中完成的，所示.但并不能转换成最终的硬件实现.Xilinx公司设计其中NCO模块是调用XilinxBlockset中的了大量的参数化IPCo

9、re用于DSP的建模及验证，DDSComplier单元实现，I_Mult/Q_Mult模块调用设计者现在只需在SystemGeneratorforDSP软件Virtex-5中的硬件乘法器来实现.中调用相应的IP，在Matlab中进行DSP建模就可轻松完成DSP设计及仿真中[1-2]1-hIFix_J7,J7vvecos~ConstantNCQLMult图3数字下变频单元模型3.2抽取滤波器单元作，避免数据的溢出.而补偿因子则是对不同抽取需要采用过采样技术对模拟信号进行数字化.率下的幅度进行补偿，使得对于所有的抽取率而言对于射频或中频窄带信号而言，过

10、采样给接收系都具有相同的输出增益[5]统带来了大量的冗余数据和繁重的计算负担.解决CIC滤波器的模型包括Expand模块对