赵仕杰______基础实验

《赵仕杰______基础实验》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、址畀関休44忠世年膝猎CNM卅猎goM寸00口一zooztW站州Izooel崇思刖哽Helir空菇史池寸友z撷Z去助油斛斛铝设计题II2对4译码器任务要求4、设计一个2对4译码器（输入:真值表如图2oAB输出：Y3Y2Y1Y0),ABY3Y2Y1Y0000110011110110110110111图4实验设备及软件电脑QuartusII9.0sp2WebEdition同组人员学号及姓名12002125赵仕杰陈俊宇参考文献基于VHDL与QuartusII软件的可编程逻辑器件应用与开发（第二版）图说VHDL数字电路设计2对4译码器一.软件设计的口的和任务：1.使学生全面了解如何应用该硬

2、件描述语言进行高速集成电路设计；2.通过软件使用、设计与仿真环节使学生熟悉QuartusII环境；3.通过对基本题、综合题的设计实践，使学生掌握硬件系统设计方法（自底向上或自顶向下），熟悉VHDL语言三种设计风格，并且培养学生应用VHDL语言解决实际问题的能力。二.主要仪器设备1.微型计算机2.QuartusII设计软件三.题口要求概述：设计一个4对2编码器（输入：1312II10输HhAB）,真值表如图1。13121110AB000100001001010010100001四.系统分析1.系统原理图1()4线一2线编码器2.设计要点、难点和特色点（1）本题是个较为简单的基础题，原

3、理类似于4对2译码器。（2）在程序设计中，使用case语句判断数组a的収值，然后将不同的赋值语句写入相应的判断语句下，即可达到题目要求。五.仿真及分析1•工程建立与编译建立工程：在D盘建立jichu04文件夹，进入quartusII7.2主界面，新建编辑代码页面，选择VHDLfile,点击OK如图：2•点击直至Finishlev3.在空白处写入如下程序:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYzsjISPORT(a:INBIT_VECTOR(1DOWNTO0);y:OUTBIT_VECTOR(3DOWNTO0));ENDzsj;AR

4、CHITECTUREfirstOFzsjISBEGINprocess(a)BEGINcaseaiswhen“()()”=>yv二Tll()“；when“01”=>yv二T101“；when“10”=>yv=”1011“；whenTl“=>yv=”0111”；whenothers=>y<=(others=>'0');endcase;ENDprocess;4.按开始分析与综合按钮“(startanalysis&synthesis),岀现综合成功对话框。QuartosIID:/jichu04/vacrac(CoapilationReport-FIotSuuaryj3EditVievEro

5、jwctI««lsI>b4wiftlp0右皂IK*7

6、wac创M2令令®

7、»So❼◎CompilationReport•FlowSum...ProjectNavigatorIntxtyCoobxnatxoaalALUTsAUkXAStrttixIIMHO4(4)2G)0g^Hiefarcby色Rg0DggnUnite

8、TasksFlo・Co«pil«tion

9、Message昌」Conpil^tionReportFlowSuMarjrI◎色Motict歓勺FixSsir事霁Flo*S«ttsn^FLcwStatusSuccessful-Y«dApr011607512015翌FixXo

10、n~D«faultGlobalQuwtusIIVersion9.0Build23506/17/2009SP2SJY«bZdiixcs^*!H3FlowTi*<«RevisionNsew

11、

12、

13、><>wdcvhdInfo:Info:Into:Into:Into:I