欢迎来到天天文库
浏览记录
ID:45756883
大小:205.17 KB
页数:9页
时间:2019-11-17
《EDA技术与VHDL实验指导书庞鹤》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、EDA技术与VHDL实验指导书姓名:庞鹤学号:10102275010指导老师:许清泉电气中心实验室编制2011-11《EDA技术与VHDL实验指导书》是与理论课程《EDA技术与VHDL》配套开出的,是电子信息工程等专业的一门专业选修课程,对电子信息工程等专业的学生具有非常重要的作用。本实验课与理论课同时进行,与理论课有着较密切的联系。因此学生在做本实验Z前必须具备1.一定的C语言基础;2.电路与电了技术的基础知识;3.计算机辅助设计的基本操作能力;4•理论联系实践的自学能力。学生学习完本实验课后,应具有1•能熟练使用Quar
2、tusII等EDA开发工具软件;2.掌握CPLD/FPGA芯片的基木使用方法,能用现代数字系统的设计方法进行基本的数字系统设计;3•掌握图形编辑和VHDL文木编辑两种设计方法,重点是VHDL文木编辑;4•具备基本的开发能力,为后续学习打下坚实的基础等方面能力。从70年代第一片可编程逻辑器件PR0M的诞生到现在的CPLD/FPGA,数字系统的设计发生了本质的变化。基于CPLD/FPGA和EDA(电子设计自动化)工具进行数字系统的设计与开发。它代表了数字电信领域的最高水平,给数字电路的设计带來了革命性的变化。从传统的对屯路板的设
3、计到现在的基于芯片的设计,使得数字系统设计的效率大大捉高,产品更新速度大大加快,设计周期大大变短。所以本科生学习本课程有着非常重要的意义。本实验不同于其它实验,其实验手段和实验方法都有重大的变化,要求实验前提交预习报告,检查通过后方可实验,设计与综合实验环节。本实验是在PC平台上,用原理图或文本进行输入,然后进行编译,通过Z后再进行波形仿真,如有缺陷,对源文件进行修改。利用ISP技术、釆用EDA工具、应用PLD器件,在PC及EDA开发平台上进行。实验一组合逻辑电路设计实验学时:3学时实验类型:验证实验要求:必做一、实验目的1
4、.熟练掌握QuartusII开发工具软件;2.掌握门电路VHDL语言程序设计方法;3.掌握选择器VHDL语言程序设计方法;4.掌握加法器VHDL语言程序设计方法;5.熟悉VHDL编程的基木方法;二、实验原理1.二输入与门二输入与门是我们数字电路中的一个基础逻辑门电路,是最基本的逻辑门电路之一,也是最简单的逻辑门之一。它能实现两个输入端的相与,一般有三个端口。二输入与门的表达式是:Y=abo二输入与门的逻辑符号如图1-1所示,真值表如表(1)所示。2.四选一选择器四选一选择器如图1-2所示,真值表如表1-2所示。图1-2mux
5、4管脚图■入"出6AlAOVtXI000©00001010100201101表1-2mux4真值表3.半加器半加器是全加器的基础,半加器所实现的功能与全加器基本相同,只是少了一个进位位,即没有进位。半加器的逻辑图如图1-3所示。半加器真值表如表1-3所示。图1-3半加器表1-3半加器真值表在图1-3中,半加器管脚说明为a和b是输入端,so是和数端,co为进位端。三.实验内容1•二输入与门(1)QuartuslI文本编辑环境下,打开新文本,编写两输入与门VHDL语言源程序,程序设计如下:LIBRARYIEEE;USEIEEE.
6、STD_L0GTC_1164.ALL;ENTITYand2ISPORT(a,b:TNSTD」OGTC;Y:OUTSTD_LOG1C);ENDand2;ARCHITECTUREbehaveOFand2ISBEGINY<=aandb;ENDbehave•(2)对源程序进行编译,按照提示进行修改,直至编译通过。(3)对编译程序进行仿真,分析并记录仿真波形,其仿真波形图如图1-4所示。图1-4二输入与门仿真图(4)在自己的口录下保存相应的源文件、波形文件。2.四选一选择器(1)QuartuslI文本编辑环境下,打开新文件,编辑四选一
7、VHDL源程序文件,其程序设计如下:LIBRARYIEEE;USEIEEE.STD_LOG1C_1164.ALL;ENTITYmux4ISPORT(A:INSTD_LOG1C_VECTOR(1DOWNTO0);DO,D1,D2,D3:TNSTD_LOGTC;G:TNSTDJ.OGTC;Y:OUTSTD_LOGIC);ENDmux4:ARCHITECTUREdataflowOFmux4ISBEGINPROCESS(A,DO,D1,D2,D3,G)BEGINIF(G='O')THEN012DDD一一一一=//X/XYYYIF(
8、A=〃OO〃)THENELSIF(A=〃01〃)THENELSIF(A=〃1O〃)THENELSEY<=D3;ENDIF;ELSEY<=O';ENDIF;ENDPROCESS;ENDdataflow;(1)对源程序进行编译,按照提示进行修改,直到编译通过。(2)对编译通过的程序进行仿真,分
此文档下载收益归作者所有