EDA技术与VHDL实验指导书.doc

EDA技术与VHDL实验指导书.doc

ID:59255683

大小:5.65 MB

页数:56页

时间:2020-09-08

EDA技术与VHDL实验指导书.doc_第1页
EDA技术与VHDL实验指导书.doc_第2页
EDA技术与VHDL实验指导书.doc_第3页
EDA技术与VHDL实验指导书.doc_第4页
EDA技术与VHDL实验指导书.doc_第5页
资源描述:

《EDA技术与VHDL实验指导书.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、EDA技术与VHDL实验指导书哈尔滨理工大学荣成学院电气工程系2013年11月20日目录目录1第1章实验系统硬件组成21.1实验系统组成21.2实验系统主板硬件介绍41.2.1FPGA51.2.2配置及复位电路101.2.3系统时钟111.2.4SDRAM存储器111.2.5LCD显示接口121.2.67段数码管显示及键盘接口131.2.7二值开关接口141.2.8发光二极管接口151.2.9蜂鸣器接口151.2.10SD卡接口151.2.11SPI总线接口161.2.12I2C总线接口161.2.13RS232串型接口171.2.14USB接口171.2.15扩展IO接口181.2

2、.16温湿度传感器接口181.2.17PS2接口181.2.18电源模块191.2.19按键接口19第2章功能模块介绍212.18位数码管扫描模块212.2段码转换模块21第3章EDA实验253.1实验一:基础实验(1位全加器设计)253.2实验二:移位寄存器模块463.3实验三:计数器和移位寄存器设计483.4实验四:七段数码显示译码器和数控分频器设计503.5实验五:单进程Moore状态机543.6实验六:Mealy状态机55第1章实验系统硬件组成1.1实验系统组成实验系统由一台计算机+实验箱组成。实验系统连接如图1-1所示。图1-1CH-4实验系统连接图实验箱由箱体+USBBl

3、aster下载线+开关电源+实验系统主板+扩展板组成。1.箱体:开关电源固定在箱体的底板上,在箱体的后侧板开有电源插孔,接~220V电源。2.USBBlaster下载线:通过连接计算机的USB接口在实验箱上连接到EP4CE15核心板的JTAG口,也可连到它的AS口。3.开关电源:型号:台湾明纬T-30B。输入~220V,输出+5V/3A+12V/1A-12V/0.5A。4.实验系统主板:板载基础实验所需电路,配置如下:FPGA:EP4CE15N(15408Les)配置芯片:M25P64(64MB)FLASH:AM29LV320D(32MB)SDRAM:H57V2562GTR(256M

4、B)TFT屏:5.0吋TFTLCD屏,屏幕分辨率800x480。颜色位16M色。2x16字符点阵液晶(蓝白)1块。数码管(动态扫描):LG5641AHx28位7段数码管0.5吋共阴红数码管(静态驱动):2位共阴静态驱动数码管,红色。按键:4位OMRON按键。键盘:4x4OMRON按键。上电及手动复位电路:蜂鸣器:5V无源蜂鸣器1个;5V有源蜂鸣器1个。温度传感器:DS18B20温度传感器。实时时钟电路:DS1302。铁电存储器:AT24C16(16KB)。SD卡接口:PS2接口:串口:MAX3232。USB接口:真正的USB接口,分HOST和SLAVE接口设计,CH376驱动。扩展接

5、口座(20P):20IO用于与扩展板通信设计。5.组成原理/数字逻辑扩展板:EDA_DSA实验箱中提供连接好的扩展板是组成原理/数字逻辑基础实验模块,实验系统主板通过4位IO口控制组成原理/数字逻辑扩展板的发光二极管、二值开关、脉冲开关等输入输出资源。组成原理/数字逻辑扩展模块配置如下:面包板1块:●一个端子条300个插孔●两个分配条,100个插孔●适用线径:29-20AWG●尺寸:83.5x54.5x8.5mm;8.2x5.3x0.85cm面包板相关实验IO接口:LED发光二极管8个二值开关8位LED发光二极管20个二值开关20位触发按键(上升沿)2位触发按键(下降沿)2位控制器C

6、PLDEPM240T100C5N1片4路拨码控制,用于设计时钟实验:1Hz,10Hz,100Hz,1KHz,10KHz,100Khz,1MHz,10MHz等,分别用BCD拨码开关选择,掉电时设置值不丢失。1.1实验系统主板硬件介绍ZY-EDA2实验系统主板硬件结构框图如图2-2所示。图1-2ZY-EDA2实验系统主板硬件结构框图ZY-EDA2实验系统主板器件位置如图1-3所示。图1-3ZY-EDA2实验系统主板器件位置1.1.1FPGA实验系统使用的FPGA芯片是芯片是美国Altera公司的CycloneIV系列的FPGA芯片EP4C15E,基本性能指标如表1-1所示。表1-1EP3

7、C16Q240C8基本性能指标逻辑单元(LEs)15,408存储器(Kb)504乘法器56PLLs4全局时钟网络20I/O引脚数343(最大)EP4CE15IO接口连接如图1-4所示。图1-4EP4CE15IO接口连接图EP4CE15与主板上时钟、存储器、LCD、键盘、7段数码管等电路模块接口分配如表1-2所示。表1-2EP4CE15与主板上IO接口模块引脚分配AD_OEOutputPIN_C14AD使能控制BP_CTROutputPIN_G11无源蜂鸣器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。