锁相论文(精品）

《锁相论文(精品）》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、题目：整数NPLL频率综合器概论:■PLL的应用范围很广，在通信中应用的一些PLL,用于从（可能带有噪声的）有用信号里提取时钟信号。在这样的应用中，抑制噪声很重要。■而PLL的频率综合是一个完全不同的应用，此时，不关心参考噪声，但是综合器应用能够快速地从一个频率跳变到另一个频率，因此，最相关的是捕获时间。■因此，要给每个PLL系统一个优化结果的设计过程很困难，但可以根据一个设计流程来进行设计过程。■这个设计流程不是适用于所有PLL的普遍工具，但至少可以算作一系列设计提示，而且，在大多数设计过程中

2、，PLL的设计是一个迭代的过程，可以从一些初始的假设入手，但可能以最后的设计结果不能接受为结束，因为可能一个或多个参数超岀了计划范围，此时可以改变前提条件重复这个流程，直到满足要求。设计要求：■产生频率：100k~200kHz频率，间隔为1kHz；■器件：CD4046锁相环（HCF4046BE）,计数器（或分频器），电阻，电容;■滤波器：采用无源比例积分滤波器（无源滞后■超前结构）；■电源电压VDD=5V。芯片图：锁相环设计采用的是CD4046芯片和CD40103分频器。各芯片引脚图如图1・2和

3、图1・3所示，电路原理图如图1・4所示，其仿真波形如图1・5所示PHASEPULSESPHASECOMPI0(JTCOMPARATORINVCOOUT16—VDD15—2EhtR14—SIGNALIN一PHASECOMPIIOUTINHIBIT—R211—fil10—DEMODULATOROUTVCOINCARRYHi/COUKTCR*八"—A$YNCHROHdV6PRESETENABLEVqo虧..J—CAStVj?小：9zcs-zmim实验原理:1锁相环原理锁相环(PLL)是构成频率合成器的

4、核心部件。主要由相位比较器(PD)、压控振荡器(VCO)、环路滤波器(LP)和参考频率源组成。锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。他的被控制量是相位，被控对象是压控振荡器。如图1所示，如果锁相环路小压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位ev(t)和0R(t)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t),经环路滤波器输出一个缓慢变化的直流电压Vc(t),來控制压控振荡器输出信号的相位，使输入和输出相位差减小，•育到两信

5、号之间的相位差等于常数。此时，压控振荡器的输出信号频率和输入信号频率相等，且坏路处于锁定状态。2锁相环频率合成器原理锁相环频率合成器是由参考频率源、参考分频器、相位比较器、环路滤波器、压控振荡器、可变分频器构成。参考分频器对参考频率源进行分频，输出信号作为相位比较器参考信号。可变分频器对压控振荡器的输出信号进行分规分频Z后返回到相位比较器输入端与参考信号进行比较。当环路处于锁定时有fl=f2,因为fl=fr/M,f2=fo/N,所以有fo=Nfr/Mo只要改变可变分频器的分频系数N,就可以输出不

6、同频率的信号。基于CD4046的锁相环频率合成器的设计1集成锁相环CD4046介绍单片集成锁相环CD4046采用CMOS电路工艺，特点是电源电压范帀宽(3〜18V),输入阻抗高(约100MQ),动态功耗小。在电源电压VDD=15V时最高频率可达1.2MH乙常用在中、低频段。CD4046内部集成了和位比较器I、相位比较器II、压控振荡器以及线性放大器、源跟随器、整形电路等。相位比较器I采用异或门结构，使用时要求输入信号占空比为50%。当两路输入信号的高低电平相异时，输出信号为高电平，反Z,输出信号

7、为低电平。相位比较器I的捕捉能力和滤波器有关，选择合适的滤波器可以得到较宽的捕捉范围。相位比较器II由一个信号的上升沿控制，他对输入信号的占空比要求不高，允许输入非对称波形，具冇很宽的捕捉范围。相位比较器II的输出和两路输入信号的频率高低有关，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑“0“，反Z则输出逻辑”1”。如呆两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器II输出的为正脉冲，当和位超前时则输出为负脉冲。而当两个输入脉冲的频率和相位均相同吋，相位比较器

8、II的输击为高阻态。压控振荡器需要外接电阻Rl,R2和电容Cl。Rl,Cl是充放电元件，电阻R2起到频率补偿作用。VCO的振荡频率不仅和Rl,R2以及C1的取值有关，述和电源电压有关，电源电压越高振荡频率越高。2分频器原理：CD401031当预设的使能端(SPE-SynchronousPresetEnable)输入为低电平时，从数据端口JO~J7输入数据，装载至计数器。2在每个计数脉冲输入为正的上升沿时，计数器向下计数。计数至零时，结束计数的端口(ZD-zerodetect)输出为低。然后PE与