资源描述：
《锁相技术论文——刘珩》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、《锁相技术》课程设计题目：全数字锁相环原理及设计院（系）信息科学与工程学院专业通信工程专业届别2011级班级11通信B学号1115106029姓名刘珩指导老师刘菁华摘要随着数字电路技术的发展，数字锁相环在调制解调、频率合成、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。锁相环是一个相位反馈控制系统，在数字锁相环中，由
2、于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的;此外，环路组成部件也全用数字电路实现，故而这种锁相环就称之为全数字锁相环(简称DPLL)。本课程设计首先介绍全数字锁相环的基本结构和工作原理，接着讲述各个模块的作用，然后介绍在全数字锁相环在调频和解调电路、频率合成器中的应用。关键字：全数字锁相环数字环路鉴相器可逆计数器频率切换电路N分频器Withthedevelopmentofthedigitalcircuittechnology,thedigitalph
3、ase-lockedloopindemodulation,frequencysynthesis,imageprocessingandsooneachaspecthasbeenwidelyused.Digitalphase-lockedloopnotonlyabsorbedthedigitalcircuit,highreliability,smallvolume,lowpriceadvantages,alsosolvesthesimulationofthephase-lockedloopdcdrift
4、,saturationandvulnerabletothepowersupplyanddisadvantagessuchasenvironmentaltemperaturechanges,moreoveralsohasthereal-timeprocessingcapabilityofdiscretesamplevalue,hasbecomethedevelopingdirectionofthephaselockingtechnique.Phase-lockedloopisaphasefeedbac
5、kcontrolsystem,thedigitalphaselockedloop,asaresultoftheerrorcontrolsignalisdiscretedigitalsignal,ratherthantheanalogvoltage,thustheoutputvoltageofthecontrolledchangeisdiscreteratherthancontinuous.Inaddition,theloopcomponents,allwiththedigitalcircuitimp
6、lementation,sothephase-lockedloopiscalleddigitalphase-lockedloop(DPLL).Thiscoursedesign,firstofall,introducethebasicstructureofalldigitalphase-lockedloopandworkingprinciple,andthendescribethefunctionofeachmodule,andthenintroducedinalldigitalphase-locke
7、dloopintheapplicationoffrequencymodulationanddemodulationcircuit,frequencysynthesizer.Keywords:digitalphase-lockedloopDigitalloopphasediscriminatorReversiblecounterfrequencyswitchingfrequencydividercircuitN目录1全数字锁相环基本结构及工作原理41.1全数字锁相环的基本结构41.2全数字锁相环的工作
8、原理42具体方案43全数字锁相环的顶层模块54全数字锁相环的时序仿真65全数字锁相环FPGA实现的总结86参考文献81全数字锁相环基本结构及工作原理1.1全数字锁相环的基本结构全数字锁相环主要由数字鉴相器、可逆计数器、频率切换电路及N分频器四部分组成。其中可逆计数器及N分频器的时钟由外部晶振提供。一阶全数字锁相环的基本结构如图所示。主要由鉴相器、K变模可逆计数器、脉冲加减电路和除N计数器四部分构成。K变模计数器和脉冲加减电路的时钟分别为Mfc和2Nfc。这里fc是环路
