【精品】SPI时钟极性与时钟相位关系根本剖析

《【精品】SPI时钟极性与时钟相位关系根本剖析》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、SPI时钟极性与时钟相位关系根本剖析2011年11月21日有感而发⑴时钟极性：SCK空闲状态为低电平（时钟周期中第一个时钟沿也为低电平）①吋钟相位：数据采样从第一个吋钟沿开始1、如果MSB先发送，则MOSI空闲状态与最高位相同2、如杲LSB先发送，则MOSI空闲状态与最低位相同②时钟相位：数据采样从第二个时钟沿开始1、如果MSB先发送，则MOSI空闲状态与故低位相同2、如果LSB先发送，则MOSI空闲状态与最高位相同⑴吋钟极性：SCK空闲状态为高电平（吋钟周期中第一个吋钟沿也为高电平）①吋钟相位：数据采样从第一个吋钟沿开始1、如果MSB先发送，

2、则MOSI空闲状态与最高位相同2、如果LSB先发送，则MOSI空闲状态与最低位相同②时钟相位：数据采样从第二个时钟沿开始1、如果MSB先发送，则MOSI空闲状态与最低位相同2、如果LSB先发送，则MOSI空闲状态与最高位相同SCK(CPOL=1)SCK(CPOL=0)MOSIMISOCPHA=1时SPI总线数据传输是序2011年12月3日理解更本质如果CPOL二0,且CPHA二0,则一个吋钟周期是先低电平,再高电平如果CPOL=0,且CPHA=1,则一个时钟周期是先高电平，再低电平如果CPOL=1,且CPHA=0,则一个时钟周期是先高电平，再低

3、电平如果CPOL=1,且CPHA=1,则一个时钟周期是先低电平，再高电平上述简而言Z就是：CPHA=0,时钟周期第一个沿与空闲状态相同，CPHA=1,时钟周期第一个沿与空闲状态相反。如下图所示：图3CPHA=0时SPI总线数据传输时序SCKCCPOL-I)SCK(CPOLO)MOSIMISO

4、在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM,FLASH,实时时钟，AD转换器，述有数字信号处理器和数字信号解码器Z间。SPI接口是在CPU和外围低速器件Z间进行同步吊行数据传输，在主器件的移位脉冲下，数据按位传输，高位在前，地位在后，为全双工通信，数据传输速度总体来说比I2C总线要快，速度可达到几Mbpso1、SPI总线主要特点•全双工；•可以当作主机或从机工作；•提供频率可编程时钟；•发送结束中断标志；•写冲突保护；2、接口定义该总线通信基于主■从配置。它有以下4个信号：MOSI:MasterOutSlaveIn

5、主出/从入MISO：MasterInSlaveOut主入/从出SCK：SerialClock串行时钟SS：SlaveSelect从屈选择芯片JL“从属选择"(slave-select)的引脚数决定了可连到总线上的黠件数量。3、SPI时序分析在SPI传输中，数据是同步进行发送和接收的。数据传输的时钟基于来口主处理器的时钟脉冲，摩托罗拉没有定义任何通用SPI的时钟规范。然而，最常用的时钟设置基于时钟极性(CPOL)和时钟相位(CPHA)两个参数，CPOL定义SPI串行时钟的活动状态，而CPHA定义相对于SO・数据位的时钟相位。CPOL和CPHA的设

6、置决定了数据取样的时钟沿。如图1所示，根据CPOL和CPHA的不同，有四种不同的工作模式。时钟传号敷性0SCK(CPOL=0)ryrTJ^r-W飞SCK(CPOL=1).敷性1J••CPHA=0对钟相住为0Cycle#CPHA=0据采樽珀钟肩沿•欽据输出MOSI(CPHA=0)MISO(CPHA=0)ZX^EIZKbFf>IDG时钟前沿采样OCljCZIX6)；Bit7X^Q/lBit4XBil5XBit6XBil7伽8用•钟相住为CPHA=1Cycle#CPHA=1用■钟前沿.欽据输出据采焊I「kF〔时钟前沿输出〕「5了6杲7飞8厂1

7、MOSI(CPHA=1)MISO(CPHA=1)I~时钟后沿采样严"X耐"何齐瓯亍Q—#Bil3X^iTXBit5）（Bit6；〈Bil7）（Bit8）—）图1SPI时序分析其中，CPOL是用来决定SCK时钟信号空闲时的电平。CPOL=0,空闲电平为低屯平，CPOL=1时，空闲电平为高屯平。CPHA用来决定采样时刻的，CPHA=0,在每个周期的第一个时钟沿采样。CPHA=1,在每个周期的第二个时钟沿采样。关于时序分析，网上有几张流行的说明图表，意义是相同的。输入11•—・■厂输山_rm_n—旳。mL

8、2_i:1ISPIispi2LTLTU—SP

9、I3SCKiSCKSCK——图3SPI时序分析图3CPHA=O时SPI总线数据传输时序SCK(CPOLI)SCK(CPOLU)卅期1■MIWJ2

10、凶期