资源描述：
《EDA实验报告——比较电路设计与仿真》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、实验!1!比较电路的设计与仿真一・实验目的设计比较电路并仿真。二.实验内容用VHDL语言和利用LPM元件实现比较电路并仿真。三.实验方法实验方法:采用基于FPGA进行数字逻辑电路设计的方法。采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是AlteraEPF10K20TI144_4的FPGA试验箱。2）实验步骤：—,VHDL实现1、建立新工程。打开QuartusII软件平台，点击File中得NewPeojectWizar的建立一个工程,为此工程建议一个目录文件，并为此工程及文件命名,命名的名字须与实体名一致。2、按照实验箱上FPGA的芯片名更改编程芯片的设置。操作是点击A
2、ssign/Devic巳选取芯片的类型，本次采用AlteraEPF10K20TI144_4o3,为此次工程选取合适的EDA工具以及采用的合适VHDL语言。本次实验采用DesignCompiler,ModelSim.Altrea和Custom、分别采用EDIF形式,VHDL形式，和VHDL形式4.编写源代码。点击File中的New,选择弹出选项框内的DesignFile下的VHDLFile,创建一个vhd格式文件，并输入编写的源代码。源代码为：libraryIEEE;useIEEE.std_logic_1164.all;entitybijiaoisport(a2/al:inSTD_LOG
3、IC;b2zbl:inSTD_LOGIC;flzf2:bufferSTD.LOGIC;f3:outSTD_LOGIC);endbijiao;architecturebijiao_archofbijiaoisbeginfl<=(a2and(notb2))or(aland(notbl)anda2)or(aland(notbl)and(notb2));f2<=((nota2)andb2)or((nota2)and(notal)andbl)or((notal)andblandb2);f3<=not(florf2);endbijiao_arch;4、编译与调试。确定源代码文件为当前工程文件,在保
4、存后，点击Processing下的StartCompilation进行文件全编译。编译结果有错误或警告,则将要调试修改直至文件编译翊。5、时序仿真。选着在编译成功弹出的文件框CompilationReport_FlowSummaryo于框内选择AnalyzerTiming文件下的summary,可看到时序仿真结果。4、波形仿真及验证。在编译成功后,点击File中的New,选择弹出选项框内的Verification/DeguggingFiles下的VertorWaveformFile开始设计波形。于波形框鼠标反键点击"insertthenode",于弹出框内点击NodeFinder,按照
5、程序所述插入节点具体先把fitter改为Pirrall,之后点击list再点击〃>>〃键即可L任意设置输入波形…点击保存按钮保存,之后选择Processing下的StartCompilationr进行一次全编译,带编译成功后，点击—图样按键，进行波形仿真。6、FPGA芯片编程及验证。点击Assignment中的pins进行节点设置,接着使用Processing下的StartCompilation编译一次。再点击TOOLS选择Programmer之后在Hrardware中选择正确的合适的硬件，点击Start,进行下载。使用FPGA实验箱进行验证。7,设计逻辑图时,在quartusii界I
6、EI的左上角小窗口切换至Files界面小窗口，反击刚才生成的vhd文件，点击Createsymbolfilesforcurrentfile'将会生成新的一个逻辑单元。或者使用逻辑图设计反法：8,在File下点击New中的BlockDiagram选项，进入逻辑图设计界面,在界面窗口反击，选择symbol,进行逻辑单元的选择，之后并为起命名，最后进行逻辑单元的连线。并编译，仿真。二，利用LPM元件实现。1,新建工程所在文件夹名称为Ipm.bijiao,工程名称和顶层实体名称均为lpm_bijiao,选择目标器件为EPF10K20TI144-4.2,选择菜单ToolsMegaWizardPl
7、ug-inManager命令,弹出如下对话框：3,如上图选择Next,弹岀如下图所示宏功能选择对话框:4,如上图在左侧选择InstalledPlug-inArithmeticlpm_compareo设置目标器件为FlexlOK,元件名为Ipm_compare2,文件输出类型为VHDIO单机Next,弹出如下图：DummaryngFLEX1OK7CurrentRselecteddevicefamily:0Matchproject/default2
