maxplus仿真教程

《maxplus仿真教程》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、MaxplusII使用教程以采用VerilogHDL语言输入方式为例，简单描述MaxplusII使用步骤。第一步打开MaxplusII软件，双击桌面图标：MaxplusII打开后的界面：第二步：新建一个空白文档：在File菜单中选择New。弹出“新建”对话框：新建一个图形文件新建一个文本文件新建一个波形文件新建一个文本文件：点击OK第三步：在空白文档中输入程序：保存：保存要注意三个问题：1.保存的位置：最好保存在一个空白的文件夹中，文件夹路径中不要有中文。2.文本文件保存的类型：使用.V做后缀，表示采用的是VerilogHDL

2、编写的程序，采用.vhd作为后缀是表述使用的是VHDL编写的程序。3.保存的文件名要与程序模块的名称一致。保存之后，关键字颜色发生变化：将当前文件设为工程。注意在maxplusII中，编译是对工程而言的，故每次要将所编译的文件设为当前工程。将文件设为当前工程如下图：注意，将当前文件设为当前工程后，窗口顶端的当前工程路径就会发生变化，变为当前文件的路径了。将文件设为当前工程后就可以进行编译了。第四步：编译弹出编译对话框。点击“start”开始编译如果程序没有问题，编译不会报错，编译报错的话，双击报错的信息，就可以跳转到错误的位置

3、处。编译通过后，将程序生成对应的模块。生产的模块名称和文件的名称是一致的。生成了模块就可以被其他电路调用。在编译一次。生产模块符号。第五步：新建一个顶层文件（TOP文件）选择图形文件，图形文件的后缀为,gdf.，新建图形文件的目的是对我们刚刚写的程序进行测试，仿真，看功能有没有错误。将刚刚程序生成的模块符号调出来。双击新建文件空白部分，找到刚才生产的模块符号，模块符号所在的位置是你程序所在的文件夹。模块调出来后的现象：添加输入输出管脚。输入管脚为input输出管脚为output在synbolname输入框中输入input，然后

4、回车，可以调出输入管脚。调出了输入管脚后的显现见下图。同理输入output可以调出输出管脚。连线，让鼠标靠近带连线的端子，按下鼠标拖到需连接的另一端，就可以完成连线了。更改管脚名称。双击管脚就可以保存注意保存的文件后缀必须为.gdf，文件名称不能与所调用的模块同名，不然编译的时候会出错。而默认的名称通常是与所调用的名称同名的，故一定要把顶层文件的名称改过来。将当前的顶层文件，设为当前工程。编译当前工程第六步：新建一个波形文件选择最后一项，即新建的文件后缀为.scf，点OK，出现下面界面。保存波形文件。保存的波形文件应与顶层文件

5、同名。添加输入输出信号设定仿真时间。输入仿真时间，点OK改变输入信号的值。波形图绘制工具条各工具功能如下：同理对各输入信号进行赋值：仿真仿真结果：至此，仿真结束。