计算机原理与汇编存储系统

《计算机原理与汇编存储系统》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第八章存储系统第八章存储系统第一节半导体存储器芯片一、静态RAM芯片(SRAM)1、静态MOS存储单元电路举例•定义：T1导通、T2截止，存“0”T2导通、T1截止，存“1”•保持状态：字线Z低,T5、T6管截止•工作状态：写“1”操作：字线Z加高电平，位线W加高电平，使T1截止、T2导通（“1”状态）写“0”操作：字线Z加高电平，位线W加低电平，使T2截止、T1导通（“0”状态）T5T6VccWABT1T2WZT3T4读操作：字线Z加高电平若原存“1”:T2导通,电流从W线T6T2读“1”线有电流

2、若原存“0”:T1导通,电流从W线T5T1读“0”线有电流读结束:字线Z:低电平T5T6VccWABT1T2WZT3T42、SRAM存储芯片举例（Intel2114）（1）内部结构(1K*4位)A1A2A3A4A5A6行选择WWZ数据输入数据输出列I/O输入列选择64×64=4096(1K×4)I/O1I/O2I/O3I/O4A0A1A2A9y0y15cswe每个位平面1024单元（64行*16列）2、SRAM存储芯片举例（Intel2114）（1）内部结构•输入：片选CS、写命令WE均为低（电平）

3、，打开输入三态门，数据总线M。•输出：片选CS低、写命令WE为高（电平），打开输出三态门，M数据总线。（2）引脚2、SRAM存储芯片举例（Intel2114）1817161514131211101234567892114（1K×4）A7A5A4A3A0A1A2CS地VCCA7A8A9I/O1I/O2I/O3I/O4WE2、SRAM存储芯片举例（Intel2114）（3）读/写时序•读周期：①送地址②发片选CS③经tC0（片选到数据输出延迟）则数据输出。tOHAtCOtOTDtAtCXtRC地址CSD

4、out2、SRAM存储芯片举例（Intel2114）（3）读/写时序•写周期：①送地址②发CS、WE③送数据。tAWtWtWCtDHtDTWtWRtDW地址CSWEDoutDin1.单管MOS动态存储单元电路定义：C有电荷，存“1”C无电荷，存“0”保持状态：字线及位线均为低电平。WZCC’T二、动态RAM芯片（DRAM）工作状态：写操作：字线加入高电平写“1”：位线加高电平，经T对C充电（V1）写“0”：位线加低电平，电容C经T放电（V0）写结束：字线、位线加低电平。读操作：先对位线W预充电，使其分布

5、电容C’充电至Vm=（V1+V0）/2。字线加高电平。若原存“1”：C经T向位线W放电，使W电平上升若原存“0”：则W经T向C充电，使W电平下降。为破坏性读出，需立即重写。二、动态RAM芯片（DRAM）(1)内部结构128个读出放大器128个读出放大器128个读出放大器128个读出放大器128×128存储器阵列128×128存储器阵列128×128存储器阵列128×128存储器阵列12列译码器（0~127）12列译码器（0~127）12行译码器（0~127）12列译码器（0~127）12行译码器（0~1

6、27）地址锁存器A7A6A5A4A3A2A1A01~4I/O控制数据输出缓冲器数据输出缓冲器行时钟缓冲器列时钟缓冲器写许时钟缓冲器RASCASWEDOUTDIN2.DRAM芯片举例Intel2164(64k*1位)地址8位：A7A0（行列地址，分时复用）RAS行选，CAS列选（低电平将A7A0作为行或列地址锁存）Din数据输入，Dout数据输出，WE写使能引脚1（NC）：自动刷新端(2)引脚及功能16脚封装161514131211109123456782164（64K×1）NCDINWERASA0A

7、2A1VCC地CASDOUTA6A3A4A5A72.DRAM芯片举例Intel2164(64k*1位)（3）读/写时序（a）读周期：送行址，发行选（RAS=0）发读令WE=1，送列址，发列选（CAS=0）2.DRAM芯片举例Intel2164(64k*1位)地址RASCASDOUTWEtROtRACtCACtRPtRC行地址列地址（3）读/写时序（b）写周期：送行址，发行选（RAS=0）发写令WE=0（准备写），送写入数据，送列址，发列选（CAS=0）2.DRAM芯片举例Intel2164(64k*1位

8、)地址RASCASWEtRPtRCDOUTtDHtDS行地址列地址三、半导体只读存储器1、掩模型只读存储器MROM2、可编程（一次编程型）只读存储器PROM3、可擦除可编程（可重编程）只读存储器EPROM2716EPROM；2K*8位4、电擦除可重写只读存储器EEPROM（E2PROM）（1）字擦除方式（2）数据块擦除方式快擦写型电可重写编程只读存储器FlashEPROM第二节主存储器组织一、主存储器逻辑设计1、位扩展用1M*1位的存储芯片