数字集成电路设计笔记归纳

数字集成电路设计笔记归纳

ID:38496564

大小:1.99 MB

页数:16页

时间:2019-06-13

数字集成电路设计笔记归纳_第1页
数字集成电路设计笔记归纳_第2页
数字集成电路设计笔记归纳_第3页
数字集成电路设计笔记归纳_第4页
数字集成电路设计笔记归纳_第5页
资源描述:

《数字集成电路设计笔记归纳》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第三章、器件一、超深亚微米工艺条件下MOS管主要二阶效应:1、速度饱和效应:主要出现在短沟道NMOS管,PMOS速度饱和效应不显著。主要原因是太大。在沟道电场强度不高时载流子速度正比于电场强度(),即载流子迁移率是常数。但在电场强度很高时载流子的速度将由于散射效应而趋于饱和,不再随电场强度的增加而线性增加。此时近似表达式为:(),(),出现饱和速度时的漏源电压是一个常数。线性区的电流公式不变,但一旦达到,电流即可饱和,此时与成线性关系(不再是低压时的平方关系)。2、Latch-up效应:由于单阱工

2、艺的NPNP结构,可能会出现VDD到VSS的短路大电流。正反馈机制:PNP微正向导通,射集电流反馈入NPN的基极,电流放大后又反馈到PNP的基极,再次放大加剧导通。克服的方法:1、减少阱/衬底的寄生电阻,从而减少馈入基极的电流,于是削弱了正反馈。2、保护环。3、短沟道效应:在沟道较长时,沟道耗尽区主要来自MOS场效应,而当沟道较短时,漏衬结(反偏)、源衬结的耗尽区将不可忽略,即栅下的一部分区域已被耗尽,只需要一个较小的阈值电压就足以引起强反型。所以短沟时VT随L的减小而减小。此外,提高漏源电压可以

3、得到类似的效应,短沟时VT随VDS增加而减小,因为这增加了反偏漏衬结耗尽区的宽度。这一效应被称为漏端感应源端势垒降低。4、漏端感应源端势垒降低(DIBL):VDS增加会使源端势垒下降,沟道长度缩短会使源端势垒下降。VDS很大时反偏漏衬结击穿,漏源穿通,将不受栅压控制。5、亚阈值效应(弱反型导通):当电压低于阈值电压时MOS管已部分导通。不存在导电沟道时源(n+)体(p)漏(n+)三端实际上形成了一个寄生的双极性晶体管。一般希望该效应越小越好,尤其在依靠电荷在电容上存储的动态电路,因为其工作会受亚阈

4、值漏电的严重影响。绝缘体上硅(SOI)6、沟长调制:长沟器件:沟道夹断饱和;短沟器件:载流子速度饱和。7、热载流子效应:由于器件发展过程中,电压降低的幅度不及器件尺寸,导致电场强度提高,使得电子速度增加。漏端强电场一方面引起高能热电子与晶格碰撞产生电子空穴对,从而形成衬底电流,另一方面使电子隧穿到栅氧中,形成栅电流并改变阈值电压。影响:1、使器件参数变差,引起长期的可靠性问题,可能导致器件失效。2、衬底电流会引入噪声、Latch-up、和动态节点漏电。解决:LDD(轻掺杂漏):在漏源区和沟道间加一

5、段电阻率较高的轻掺杂n-区。缺点是使器件跨导和IDS减小。8、体效应:衬底偏置体效应、衬底电流感应体效应(衬底电流在衬底电阻上的压降造成衬偏电压)。二、MOSFET器件模型1、目的、意义:减少设计时间和制造成本。2、要求:精确;有物理基础;可扩展性,能预测不同尺寸器件性能;高效率性,减少迭代次数和模拟时间3、结构电阻:沟道等效电阻、寄生电阻4、结构电容:三、特征尺寸缩小目的:1、尺寸更小;2、速度更快;3、功耗更低;4、成本更低、方式:1、恒场律(全比例缩小),理想模型,尺寸和电压按统一比例缩小。

6、优点:提高了集成密度未改善:功率密度。问题:1、电流密度增加;2、VTH小使得抗干扰能力差;3、电源电压标准改变带来不便;4、漏源耗尽层宽度不按比例缩小。2、恒压律,目前最普遍,仅尺寸缩小,电压保持不变。优点:1、电源电压不变;2、提高了集成密度问题:1、电流密度、功率密度极大增加;2、功耗增加;3、沟道电场增加,将产生热载流子效应、速度饱和效应等负面效应;4、衬底浓度的增加使PN结寄生电容增加,速度下降。3、一般化缩小,对今天最实用,尺寸和电压按不同比例缩小。限制因素:长期使用的可靠性、载流子的

7、极限速度、功耗。第四章、导线及互连一、确定并量化互连参数1、互连寄生参数(寄生R、L、C)对电路特性的影响主要表现在三个方面:性能下降,传播延时增加;功耗增加,影响能耗和功率的分布;引起额外的噪声来源,影响电路可靠性。2、寄生参数简化条件(寄生电阻、寄生电感、寄生电容(对地电容,线间电容)):若导线电阻大,可以不考虑电感,只考虑电阻电容;若导线电阻小且短,可以只考虑电容;若导线电阻小且长,则需考虑电感电容;若导线平均间距很大,可以不考虑线间电容。3、互连电阻::纵向参数t、由工艺决定,横向参数l、

8、w由版图决定。互连电阻越小,允许通过互连线的电流越大,互连延迟越小。薄层电阻与版图尺寸无关,则=(n为薄层电阻方块数):接触电阻:互连与硅及多晶之间的接触(有源接触孔)、不同互连层之间的接触(通孔)减低接触电阻的途径:增大接触孔(效果不明显);增多接触孔;信号线尽量保持在同一层。0.25umCMOS工艺接触电阻典型值:有源接触孔5~20,通孔1~5。趋肤效应:在非常高频率下,电流主要在导体表面流动,其电流密度随进入导体深度而指数下降。趋肤深度:电流下降到额定值的1/e时所处的深度。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。