采集器硬件设计内容

采集器硬件设计内容

ID:38375886

大小:116.50 KB

页数:9页

时间:2019-06-11

采集器硬件设计内容_第1页
采集器硬件设计内容_第2页
采集器硬件设计内容_第3页
采集器硬件设计内容_第4页
采集器硬件设计内容_第5页
资源描述:

《采集器硬件设计内容》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、电量采集终端硬件电路设计1CPU电路设计1.1概述CPU电路主要包括供电电路,晶振电路,复位电路及JTAG电路组成。具体电路见图1-1。图1-1CPU电路1.2系统的供电电路STR711FR0处理器需要两路电源供电,一路3.3V,一路1.8V。其中3.3V的电源供给V33:外部主电源V33IOPLL:数字I/O电路和PLL电路的3.3V参考电源VDDAD:A/D转换器的参考电压1.8V的电源则供给V18:处理器内核电源本电路中的外部3.3V电源是通过电源板提供的VCC(5V)电源经过线性稳压器LM1117-3.3(U6)获得,具体的电路见图1-1左下角,其中U6为

2、线性稳压芯片,而C22和E3则是为了确保LM1117输出的稳定性。由于STR711FR0内部集成了1.8V的电源稳压器,所以并不需要再增加额外的1.8V的线性稳压器,只需要在V18引脚处外接100nF的退藕电容即可。为了减低电源上的纹波对整个系统的影响,需要在所有电源的引脚处并接100nF的退藕电容。(具体可以参照图1-1)。注意:1.在正常操作模式下V18与V18BKP短接,在Standby模式下V18域与V18BKP域断开。2.V18引脚不能连接到外部1.8V电源。1.3时钟电路STR711FR0为选择主时钟和外围时钟提供了灵活的方式,芯片有3个时钟源:1.P

3、RCCU产生供给CPU和芯片外围的内部时钟。PRCCU可以由外部的脉冲产生器驱动,连接到CK引脚上面。2.32KHZ晶振的实时时钟连接到内部的CK_AF信号上,并且当需要低功率操作时可以选择这个时钟源。3.如果需要连接USB特性的设备时需要USB时钟源。1.3.1时钟控制单元STR71X时钟控制单元必须由连接到CK引脚上的晶体振荡器驱动,此振荡器最高频率为频率16MHZ,它产生的时钟信号供给CPU和芯片外围电路。倍频和分频因子使得输入频率有更多的选择范围,然而,更加注意的是推荐频率的限制。在DW710C设计中,我们采用的是16M有源晶振。具体见图1-1中X6部分电

4、路,其中R10保证有源晶体振荡器始终处在工作状态。1.3.2实时时钟实时时钟的工作频率为32KHZ。这个时钟必须由外部产生电路提供,见图1-1中X1部分电路,其中C1和C2为起振电容,X1为32.768KHZ的晶体。RTC用于产生一个时钟基准,当需要低功率操作时该时钟能够被选择。1.4复位管理总电压调节器和低电压调节器包含一个LVD(低电压检测),当V18或V18BKP低于相应的控制电压(即低于1.35V±10%)时,它们处于复位状态。LVD不能检测V33脚上的电压,此电压供给芯片上的IO口和模拟部分。注意:1.在芯片上电期间,复位必需由外部的复位电路提供。2.在

5、上电期间,nRSTIN脚必需由外部电路保持低,直到V33脚的电压稳定。如图1-1所示,我们用的复位芯片是CAT809,它可以给CPU提供可靠的复位。1.5启动管理STR71X有三种可用的引导模式,分别三个输入管脚控制,即BOOTTEN,BOOT0和BOOT1管脚。表1-1引导模式配置BOOTENBOOT0BOOT1启动模式0××从内部FLASH启动100110保留101从内部RAM启动111从外部内存启动,在00000000h地址上映射到EMI接口在正常的应用中,程序是烧写到内部FLASH中,所以我们采用第一中启动模式,把管脚BOOTEN通过一个10K的电阻下拉到

6、地,这样可以节省出两条口线。1.6DEBUG管理主机/目标板接口是将开发板连接到主机的硬件设备,它由三部分组成:硬件调试工具(比如IAR公司提供的J-Link)、JTAG连接器和一条连接调试工具和主机的电缆。图1-2展示了如何把电路板连接到主机。图1-2调试平台1.6.1ICE调试工具ICE调试工具作为调试接口(图1-2所示),它将电路板板连接到PC机上。嵌入式的ICE是一个智能型的主机接口,它可以提供到主机调试程序的高速连接,可以访问开发板芯片上的模拟和调试模块。当你把电路板作为一个独立系统使用时,ICE调试工具还可以用来烧写程序。1.6.2JTAG/ICE连接

7、器ICE连接器支持JTAG硬件调试设备(比如J-Link)连接到电路板上。它能够驱动和感知系统复位线,并且驱动JTAG复位。JTAG口用于调试程序和下载程序到处理器的FLASH中。如图1-1中JP1是20p的JTAG插座所以引脚定义均为ARM公司的标准定义,JTDI、JTMS、JTCK、JTDO、JTRST和处理器的对应引脚相连。为提高JTAG接口电路的稳定性,需要在JTAG口加上10K的上拉电阻。2外围电路设计2.1概述外围电路包括按键、指示灯、红外电路、液晶屏接口、时钟芯片、通讯电路等,它们完成了人机接口功能、数据采集存储功能。2.2按键与指示灯图2-1按键与

8、指示灯电路

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。