资源描述:
《FPGA 驱动触摸屏(TFT)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、FPGA驱动触摸屏(TFT)发表于2010年09月07日由hulin1,830views 可视化的操作已经广泛的深入我们的生活方方面面了,自己在做一些项目和实验都要用到可视化。我这儿把ALTERA公司的飓风二系列中的ep2c5接上触摸屏,本来是R[7:0],G[7:0]和B[7:0]。也就是一个像素的数据量就是3字节,但由于很多DSP或者单片机数据总线格式一般是16bit和32bit。本人在这儿使用16bit,根据人的视觉感受,我们把24bit抽取出16bit。格式为pixdata[15:0]={R[7:3],G[7:2],B[7:3]}取其每个
2、色相的高位(取R高5位,取G高6位,取B高5位,组成RBG565格式)。虽然在每一个像素都有色相不全,但是这样基本能显示所有的图片。FPGA的程序模块根据TFTLCD的显示控制时序编写Verilog代码,以实现显示图片的功能。其时序如图: 一、FPGA LCD显示模块的Verilog代码:moduleTftControl( //inputs reset, tftcs,
3、clk, R_in, G_in, B_in, //outputs hsync, vsync, R, G, B, pixclk, tften,
4、 startpicture, pictureclk );//inputsinputreset;inputtftcs;inputclk;input[4:0]R_in;input[5:0]G_in;input[4:0]B_in;//outputsoutputhsync;outputvsync;output[4:0]R;output[5:0]G;output[4:0]B;outputstartpicture;outputpictureclk;outputpixclk;outputtften;
5、 wirehsync;wirevsync;wirestartpicture; regtften;reg[4:0]R;reg[5:0]G;reg[4:0]B;regpixclk;regpictureclk;reg[10:0]pix_count;reg[10:0]line_count;reg[2:0]counter; //320by240VGAtimingparameters//horizontaltimingparametersparameterhsync_end=30;//syncpulse,320×240=96parameterh
6、blank_begin=68;//=sync+backporch,320×240=68parameterhblank_end=388;//=sync+backporch+h_resolution,320×240=388parameterhline_end=408;//=sync+backporch+h_resolution+frontporch,320×240=408 //verticaltimingparametersparametervsync_end=3;//syncpulse,320×240=3parametervblank_begin=18;
7、//=sync+backporch,320×240=18parametervblank_end=258;//=sync+backporch+v_resolution,320×240=258parametervframe_end=262;//=sync+backporch+v_resolution+frontporch,320×240=262 //theseareallthesyncsandblanksforthevideotimingassignhsync=(pix_count8、e_count