南京理工2006-基于FPGA的高阶FIR滤波器设计

南京理工2006-基于FPGA的高阶FIR滤波器设计

ID:37505963

大小:3.58 MB

页数:71页

时间:2019-05-24

南京理工2006-基于FPGA的高阶FIR滤波器设计_第1页
南京理工2006-基于FPGA的高阶FIR滤波器设计_第2页
南京理工2006-基于FPGA的高阶FIR滤波器设计_第3页
南京理工2006-基于FPGA的高阶FIR滤波器设计_第4页
南京理工2006-基于FPGA的高阶FIR滤波器设计_第5页
资源描述:

《南京理工2006-基于FPGA的高阶FIR滤波器设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、南京理工大学硕士学位论文基于FPGA的高阶FIR滤波器设计姓名:朱好学申请学位级别:硕士专业:电路与系统指导教师:钱建平20080615硕士论文基于FPGA的高阶FIR滤波器设计摘要随着科技的发展,电子电路的设计J下逐渐摆脱传统的设计模式,而采用FPGA来设计电子电路正成为设计的趋势,因为采用FPGA设计电子电路不仅开发时间短,资金投入相对少,而且可以将电路板产品集成为芯片级产品。在现代电子系统中,FIR数字滤波器以其良好的线性特性被广泛使用。在工程实践中,对信号处理往往要求具有实时性和灵活性,而传统的实现方式难以同时满足这两方面的要求

2、,采用FPGA来实现FIR滤波器,既可以满足实时性,又能兼顾到一定的灵活性,所以越来越多的人采用FPGA来实现FIR滤波器。本文以数字信号处理系统的实现为应用背景,着重研究基于FPGA的FIR数字滤波器的实现方法。本论文主要做下述三方面的工作:1.以FIR数字滤波器的基本理论为依据,使用乘累加、并行乘法器结构和分布式算法为滤波器的硬件实现算法,并对这三种算法进行详细的讨论且比较它们的优缺点。针对乘累加算法实现的乘法器规模庞大,本文采用系数分解、最佳CSD编码算法和简化加法器图的方法;针对分布式算法中查找表规模过大的缺点,本文采用多块查找

3、表方法,从而减小了硬件规模。2.在设计中采用层次化,模块化的思想,将整个滤波器划分成多个功能模块,然后利用VerilogHDL硬件描述语言进行各个模块的设计,最终完成FIR数字滤波器的系统设计。’3.最后给出在Altera公司的StratixFPGA硬件平台上实现一个128阶的FIR低通数字滤波器的设计实例,对这个设计实例用ModelSim软件进行了仿真,并用MATLAB对仿真结果进行了分析。关键词:FPGA,FIR,数字滤波器,分布式算法,查找表,CSD编码Abstract硕七论文Withthedevelopmentofthetech

4、nology,thedesignoftheelectroniccircuitisgettingridoftraditionalpattern,whileusingFPGAtodesignelectroniccircuitsisbecomingthetrendofdesign.BecauseusingFPGAtodesignelectroniccircuithavetheadvantageofshorttimeandrelativelessfund,andcanmakeproductaselectroniccircuittoproduct

5、aschip.Inthemodernelectricalsystem,theFIRdigitalfilterisusedformanypracticalapplicationsforitsgoodlinearphasecharacter.Inengineeringpractice,thereisalwaysareal—timeandflexiblerequirementforsignalprocessing.However,traditionalpatternaredifficulttomeetthedemandforthetwoasp

6、ectsinthesametime.MoreandmorepeopleuseFPGAtoimplementFIRfilter,asitnotonlymeetthereal-timerequirement,butalsohassomeflexibility.ThispaperfocusesontheimplementationtechnologyofdigitalfiltersbasedonFPGA,witllthebackgroundoftheimplementationsofdigitalsignalprocessingsystem.

7、Itcontainsthreemainparts:.1.Accordingtothe.basictheoryofFIRfilters,threeschemesofhardwareimplementationaleworkedoutusingMAC,parallelmultiplieranddistributedarithmeticalgorithm.AsthescaleofmultiplierintheMACalgorithmisSOlarge,thethesisreducesitwinltheuseofcanonicsigneddig

8、itcodingandasthescaleofLUTinthedistributedarithmeticalgorithmisSOlarge,thethesisreducesitwinltheuseofmu

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。