[电脑基础知识]存储器原理与接口-du

[电脑基础知识]存储器原理与接口-du

ID:36319231

大小:1.42 MB

页数:54页

时间:2019-05-09

[电脑基础知识]存储器原理与接口-du_第1页
[电脑基础知识]存储器原理与接口-du_第2页
[电脑基础知识]存储器原理与接口-du_第3页
[电脑基础知识]存储器原理与接口-du_第4页
[电脑基础知识]存储器原理与接口-du_第5页
资源描述:

《[电脑基础知识]存储器原理与接口-du》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章存储器原理与接口1控制器运算器存储器输入设备输出设备23主要内容存储器分类多层存储结构概念主存储器及存储控制8086系统的存储器组织45.1存储器分类存储器:指许多存储单元的集合,用以存放计算机要执行的程序和有关数据。存储器根据其在计算机系统的地位和作用分为内存储器、外存储器和高速缓冲存储器等内存储器:指CPU通过指令可以直接访问的存储器外存储器:是内存储器的补充,一般不能为CPU直接访问,通常存放当前不活跃的程序和数据,磁盘、磁带、光盘、闪存(U盘)缓冲存储器:主要在两个不同工作速度的部件之间起缓冲作用5按构成存储器的器件和存储介质分类半导体存储器磁盘和磁带等磁表面存储器光电存储

2、器按存取方式分类随机存储器RAM(RandomAccessMemory)只读存储器ROM(Read-OnlyMemory)串行访问存储器(SerialAccessStorage)按在计算机中的作用分类主存储器(内存)辅助存储器(外存)高速缓冲存储器(Cache)6本课程中所谓的存储器指主存储器半导体存储器7什么叫半导体?导电性能介于导体与绝缘体之间的材料,叫做半导体. 例如:锗、硅、砷化镓等. 半导体在科学技术,工农业生产和生活中有着广泛的应用.(例如:电视、半导体收音机、电子计算机等)半导体存储器8RAM静态RAM(SRAM)动态RAM(DRAM)组合RAM(IRAM)FlashROM

3、掩膜型ROM可编程ROM(PROM)可擦除可编程ROM(EPROM)电可擦除可编程ROM(E2PROM)半导体存储器SRAM:其存储电路是以双稳态触发器为基础,只要不掉电,信息永不会丢失,不需要刷新电路。SRAM的主要性能是:存取速度快、功耗较大、容量较小。它一般适用于构成高速缓冲存储器(Cache)。DRAM:是依靠电容来存储信息,电路简单集成度高,但电容漏电,信息会丢失,故需要专用电路定期进行刷新。DRAM的主要性能是:容量大、功耗较小、速度较慢。它被广泛地用作内存贮器的芯片。95.2多层存储结构概念将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接

4、起来构成存储系统。系统的存储速度接近最快的存储器,容量接近最大的存储器。10外存平均访问时间ms级硬盘9~10ms光盘80~120ms内存平均访问时间ns级SRAMCache1~5nsDRAM内存7~15nsEPROM存储器100~400ns112、主存与辅存之间的关系主存:(半导体材料组成)优:速度较快缺:容量居中,单位成本高,价格居中。辅存:(光盘,磁盘)优:容量大,信息长久保存,单位成本低.缺:存取速度慢CPU正在运行的程序和数据存放在主存暂时不用的程序和数据存放在辅存辅存只与主存进行数据交换121、主存和高速缓存之间的关系Cache引入:为解决cpu和主存之间的速度差距,提高整机

5、的运算速度,在cpu和主存之间插入的由高速电子器件组成的容量不大,但速度很高的存储器作为缓冲区。Cache特点存取速度最快,容量小,存储控制和管理由硬件实现。Cache工作原理——程序访问的局部性在较短时间内由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。这种对局部的存储器地址频繁访问,而对此范围以外的地址访问甚少的现象就称为程序访问的局部性。13Cache存储层次:Cache—主存层次解决CPU与主存的速度上的差距虚拟存储层次:主存—辅存层次解决存储的大容量要求和低成本之间的矛盾整个存储体系分为两个存储层次:CPU辅助硬件Cache主存辅助软硬件主存辅存Cache存储层次虚拟

6、存储层次虚拟存储器虚拟地址逻辑地址(或程序地址)主存储器实地址物理地址144.5虚拟存储器虚拟存储器(VirtualMemory)指的是为了扩大容量把辅存当作主存使用,它将主存和辅存的地址空间统一编址,形成一个庞大的存储空间。程序运行时用户访问辅存中的信息可以使用与访问主存同样的寻址方式,所需要的程序和数据由辅助软件和硬件自动调入主存,该存储空间就称为虚拟存储器。15虚拟存储器和Cache相比有以下的主要区别:(1)虚拟存储器可以弥补主存和辅存之间的容量差距;而Cache可以弥补主存与CPU之间的速度差距。(2)虚拟存储器传送的信息块可以按分页、分段等方式,长度可达几百KB;Cache每

7、次传送的信息块是定长的,只有几十字节。(3)CPU不能直接访问辅存,但可以直接访问Cache。(4)虚拟存储器由辅助软件和硬件相结合来划分信息块和调度程序;Cache存取信息过程和地址变换等全部由辅助硬件实现。16主存—辅存结构采用主存—辅存的存储层次结构主要目的是解决大容量和低成本的矛盾,它的存取速度与主存接进,有辅存的大容量和较低的价格。Cache—主存结构采用Cache—主存结构的主要目的是弥补CPU与主存间在速度上的差异,在

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。