存储器原理与接口(III)

《存储器原理与接口(III)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章半导体存储器机械系统计算机控制2008机电学院7/20/20211《机械系统计算机控制课件》存储器存储器是计算机的重要组成部分，用来存储程序和数据。存储器的性能一直是计算机性能的主要指标。所谓存储器，是指许多存储器存储器单元的集合。7/20/20212《机械系统计算机控制课件》5.1存储器分类存储器是计算机的重要组成部分，用来存储程序和数据。存储器的性能一直是计算机性能的主要指标。所谓存储器，是指许多存储器单元的集合。7/20/20213《机械系统计算机控制课件》5.1存储器分类存储器按作用分类

2、存储器内存外存RAMROMSRAMDRAMEPROMEEROM高速缓存7/20/20214《机械系统计算机控制课件》5.2多层存储结构概念由于内存的工作速度总是不能满足CPU的需要，同时内存在容量上也总是落后于系统软件和应用软件的需要。因此，要取得一个兼有大容量、高速度和低成本的存储系统，应该在系统结构的设计上综合利用各种存储器的特长，回避其弱点，组成一个在性价比上最忧的存储系统，为此，提出了多层存储器结构的概念。主要目的在于解决速度与成本的问题。其容量呈金字塔形分布，速度逐级下降但容。7/20/20

3、215《机械系统计算机控制课件》5.2多层存储结构概念7/20/20216《机械系统计算机控制课件》5.2多层存储结构概念高速缓存是计算机提高整体性能的一种技术。由于Cache只占存储器的很少一部分，成本增加不多，解决了速度与价格的矛盾。7/20/20217《机械系统计算机控制课件》5.2多层存储结构概念采用四级存储的层次结构可以得到一个容量极大、价格很低，而速度很高的存储系统，成为当今计算机存储器的典型结构。从整个微型计算机存储器分层结构来看，整个结构主要是两个层次：Cache——主存层次；主存——

4、辅存层次。7/20/20218《机械系统计算机控制课件》5.2多层存储结构概念Cache——主存层次解决的是CPU与主存速度上的差距。Cache——主存层次的速度接近于CPU，但容量却是主存的。主存——辅存层次解决了存储器的大容量与低成本之间的矛盾。程序员可以把主存、辅存看成统一的整体，可以利用比主存实际容量大得多的逻辑地址编写程序。这种系统的不断发展和完善，就逐步形成了现在广泛使用的虚拟存储系统。7/20/20219《机械系统计算机控制课件》5.2多层存储结构概念在这个系统中，程序员可用机器指令地址

5、码对整个程序统一编址。这种指令地址码称为虚拟地址、逻辑地址或程序地址等，其对应的存储容量称为虚拟容量或程序空间。主存的实际地址称为物理地址、实（存）地址，其对应的存储容量称为主存容量、实存容量或实（主）存空间。7/20/202110《机械系统计算机控制课件》5.3主存储器及存储控制容量存储容量存储容量=单元数X数据线位数(bit)例:2764EPROM的容量为(8KX8bit)地址线根数为13，2的13次方＝8K6264SRAM的容量为(8KX8bit)地址线根数为13，2的13次方＝8K速度(存储器

6、访问时间)低速在300ns以上,中速在100ns~200ns之间,超高速小于20ns。6116RAM为120ns，2764EPROM为200ns5.3.1主存储器——主要指标7/20/202111《机械系统计算机控制课件》5.3主存储器及存储控制5.3.1主存储器——主要指标1KB=210B8KB=213B16KB=214B32KB=215B64KB=216B128KB=217B256KB=218B1MB=220B1GB=230B1TB=240B7/20/202112《机械系统计算机控制课件》5.3主

7、存储器及存储控制5.3.2主存储器的基本组成7/20/202113《机械系统计算机控制课件》5.3主存储器及存储控制5.3.2主存储器的基本组成半导体存储器RAM可分为静态和动态两种。静态存储器单元电路由双稳态触发器构成；动态存储器单元电路由MOS开关管和电容器构成。7/20/202114《机械系统计算机控制课件》5.3主存储器及存储控制5.3.2主存储器的基本组成存储电路有规则地组合起来，构成了存储体；存储器是由大量的存储体构成。一个存储器芯片除了存储体外，还有许多外围电路：地址译码器；I/O电路；

8、片选控制端；集电极开路或三态输出缓冲器。7/20/202115《机械系统计算机控制课件》5.3主存储器及存储控制5.3.2主存储器的基本组成存储器的地址译码有两种方式：单译码（字结构）；双译码（复合译码结构）。字结构——n根地址线输入经全译码得到2n个输出，用以选择2n个字。复合译码结构——把n根地址线分成接近相等的两段，分别译码，产生一组X地址线和一组Y地址线，然后让X地址线和一组Y地址线在字存储单元列成矩阵的存储体中一一相“与”，选择出相应的存储体。