VHDL语言在图像采集中的应用

《VHDL语言在图像采集中的应用》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、VHDL语言在图像采集中的应用     林晖发布部门：图书资料室  发布时间：2005-1-26  点击287次   随着电子技术的发展，数字系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展。推动该潮流迅猛发展的引擎就是日趋进步和完善的ＡＳＩＣ设计技术，而ＡＳＩＣ芯片制造商都相继开发了用于各自目的的ＨＤＬ语言，但是大多都未标准化和通用化。唯一已被公认的是美国国防部开发的ＶＨＤＬ语言（ＶＨＳＩＣＨａｒｄｗａｒｅＤｅｓｃｒｉｐｔｉｏｎＬａｎｇｕａｇｅ），它已成为ＩＥＥＥＳＴＤ－１０７６标准。   ＶＨＤＬ是一种独立于实现技术的语言，它不受某一特定工艺的束缚，允许设计者在其

2、使用范围内选择工艺和方法。为了适应未来的数字硬件技术，ＶＨＤＬ还提供了将新技术引入现有设计的潜力。ＶＨＤＬ语言的最大特点是描述能力极强，覆盖了逻辑设计的诸多领域和层次，并支持众多的硬件模型。另外，从近期ＨＤＬ语言发展的动态来看，许多公司研制的硬件电路设计工具也都逐渐向ＶＨＤＬ语言靠拢，使得它们的硬件电路设计工具也能支持ＶＨＤＬ语言。具体而言，ＶＨＤＬ较其他的硬件描述语言有如下优越之处：１、支持从系统级到门级电路的描述，同时也支持多层次的混合描述；描述形式可以是结构描述，也可以是行为描述，或者二者兼而有之。２、既支持自底向上的设计，也支持自顶向下的设计；既支持模块化设计，也支持

3、层次化设计；支持大规模设计的分解和设计重用。３、既支持同步电路，也支持异步电路；既支持同步方式，也支持异步方式。４、支持传输延迟，也支持惯性延迟，可以更准确地建立复杂的电路硬件模型。５、数据类型丰富，既支持预定义的数据类型，又支持自定义的数据类型。６、支持过程与函数的概念，有助于设计者组织描述，对行为功能进一步分类。７、提供了将独立的工艺集中于一个设计包的方法，便于作为标准的设计文档保存，也便于设计资源的重用。８、ＶＨＤＬ语言的类属提供了向设计实体传送环境信息的能力。９、ＶＨＤＬ语言的断言语句可用来描述设计本身的约束信息，支持设计直接在描述中书写错误条件和特殊约束，不仅便于模

4、拟调试，而且为综合化简提供了重要信息。   本文所介绍的是用此语言完成图像采集及图像存储功能，在实际应用中以ＶＨＤＬ语言作为开发设计语言，满足技术的通用性和可持续性。图中的ＣＭＯＳ图像传感芯片采用的是一颗高性能的１．３ｍｅｇａ－ｐｉｘｅｌ的彩色图像传感芯片，可用于采集数字静态图像和视频动态图像。在此系统中该芯片用于采集数字静态图像１２８０×１０２４ＳＸＧＡ模式，图像数据为８ｂｉｔｓ。图像存储单元选用的是高速、低功耗的静态存储芯片ＳＲＡＭ，共四片，总存储空间为４（片）×５１２ｋ×８ｂｉｔｓ。可编程逻辑器件选用的是Ａｌｔｅｒａ公司的ＥＰＭ３２５６Ａ，它主要完成像素数据的采集和

5、图像存储单元的写信号和地址信号的产生。下面就用ＶＨＤＬ语言实现的功能作具体介绍。●图像采集功能：就是要准确捕捉一幅图中的每一个像素数据，保证不错帧、不错行、不落点。   从上面的时序可以看出为准确捕捉每一幅图像中的每一个像素，必须准确识别每一次像素时钟、行同步及场同步的电平变化。在ＶＨＤＬ硬件描述语言中可采用进程（ＰＲＯＣＥＳＳ）这种子结构来完成此功能。多条进程语句之间是并发关系，而进程语句本身则定义了一组在整个模拟期间连续执行的顺序语句。通常在ＰＲＯＣＥＳＳ之后带有一个敏感信号表，表中可以有一个或几个敏感信号，也称作敏感量，这些信号无论哪一个发生变化都将启动该ＰＲＯＣＥＳＳ

6、语句，一旦启动，ＰＲＯＣＥＳＳ中的语句将从上到下逐句执行一遍。当最后一个语句执行完毕以后，就返回到开始的ＰＲＯＣＥＳＳ语句，等待下一次变化的出现。这种特性正好满足本功能的设计要求，因此，以像素时钟信号（以下以ＰＣＬＫ代替）作为进程的敏感量。一旦像素时钟发生电平高低变化就说明有像素数据产生，要进行采集，便进入进程，进程中的语句为顺序执行语句。在进程中再判断行同步（以下以ＨＲＥＦ代替）及场同步（以下以ＳＹＮＣ代替）是否有效，若这两个信号同时有效，则采集像素数据。此进程中的判断功能主要是通过顺序描述语言ＩＦ语句完成，此语句不仅可用于选择器的设计，而且还可以用于比较器、译码器等凡是可

7、以进行条件控制的逻辑电路设计。●存储图像功能：此系统实际为３２ｂｉｔｓ数据信号系统，即：一次读写数据操作均为３２ｂｉｔｓ。因此，在设计中首先须将４个像素数据拼接为一个有效的３２ｂｉｔｓ可读写数据。然后为将数据写入存储单元，必须编程产生片选信号（以下以ＣＥ代替）、地址信号及写信号（以下以ＷＥ代替）。本系统所选存储单元ＳＲＡＭ的写时序示意图如图４所示。   为准确生成ＳＲＡＭ的地址信号及写信号，可设计产生一个状态机，它以ＰＣＬＫ为时钟基准进行计数产生有效的３２ｂｉｔｓ数据信号，其它信号的产生也以此时钟为准，