3_集成逻辑门

《3_集成逻辑门》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、3.1数字集成电路的分类－－按有源器件数字电子技术基础⎧⎧晶体管晶体管逻辑(−−TransistorTransistorLogicTTL，)⎪⎪⎪⎪⎪⎪双极型晶体管集成电路射级耦合逻辑(⎨EmitterCoupledLogicECL，)⎪⎪⎪⎪第3章⎪⎪⎪⎩集成注入逻辑(IntegeratedInjectionLogicIL，2)⎨集成逻辑门⎪⎪⎪⎪⎧NMOS⎪⎪⎪金属氧化物半导体(MOS)场效应管集成电路⎨PMOS⎪⎪CMOS⎩⎩2CopyrightbyGangJin数字集成电路的分类－－按集成度获得高低电平的原理

2、ò输入信号U控制晶体管起到开关S的作用：iò开关S断开时，输出电压U为高电平；O名称缩写元件集成度等效门实例ò开关S导通时，输出电压UO为低电平；小规模集成电路逻辑门、触发器SSI10~100个10～20个(SmallScaleIntegration)等中规模集成电路译码器、MUX、MSI100～1000个20～100个(MediumScaleIntegration)加法器、计数器大规模集成电路RAM、ROM、微LSI1000～100000个100～1000个(LargeScaleIntegration)处理器、单片

3、机、DSP、ASIC超大规模集成电路VLSI100000个以上1000个以上等(LargeScaleIntegration)输入、输出电压的高低电平都是一个范围3CopyrightbyGangJin4CopyrightbyGangJin1二极管、三极管逻辑门双极型三极管的开关特性ò双极型三极管在数字电路中用作开关，主要处于截止、饱和两个状态。ò适当调整R和R的阻值，可以使得三极管：BCU为低电平时i=0，三极管截止，输出电压U为低电平；（输出特性曲线中A点）iBoU为高电平时i>0，当R和R为合适阻值时，R上压降近乎

4、等于U，U较小，iBBCCCCCE三极管饱和导通，输出电压U为低电平；（输出特性曲线中C点）o二极管与门二极管或门三极管非门输入特性曲线输出特性曲线三极管用作开关（反相器）5CopyrightbyGangJin6CopyrightbyGangJin双极型三极管的开关等效电路3.2TTL集成逻辑门òTTL反相器截止时òTTL与非门饱和导通时òTTL三态门7CopyrightbyGangJin8CopyrightbyGangJin2TTL反相器工作原理3.2.2TTL与非门的工作原理ò输入低电平时，即Ui=UIL=0.2

5、V≈0：T1发射结导通，UB1=0.9V，通过集电结作用到T2上时使T2截止，从而使T4导通、T5截止，输出为高电平。ò输入高电平时，即Ui=UIH≈UCC：T1发射结截止，T1基级电压应为UB1=Ubc1+Ube2+Ube5=2.1V，T2、T5导通，从而UC2=UBE5+UCES≈1V，无法使T4、D2导通，输出为低电平。9CopyrightbyGangJin10CopyrightbyGangJinTTL与非门的工作原理（续）3.2.4三态门òG为低电平时：F′=1，VD1截止，G对上部电路无影响，ò输入全为高电

6、平时：A、B、F构成与非逻辑。V1发射结截止，V1基级电压òG为高电平时：UB1=Ubc1+Ube2+Ube5=2.1V，V2、V5导通，从F′=0，VD1导通，UC2被钳制在1V，V4截而UC2=UBE5+UCES≈1V，V3导通，V3发射极止，F′反馈到V1发射极使V5都截止，输出端电压UE3=UC2-UBE3≈0.3V，V4截止，输出为呈现高阻状态，相当于悬空或断路状态。低电平。GABFò输入至少有一个为低电平时：1××高阻V1发射结导通，U=0.9V，通过集电结作用B1到V2上时使V2、V5截止，U≈U，从而

7、使0001C2CCV3、V4导通，输出为高电平。00110101011011输入级中间级输出级CopyrightbyGangJin12CopyrightbyGangJin3三态门的图形符号三态门的应用低电平有效：ò在公用通道（总线）上轮流传送信息高电平有效：ò实现输入输出双向传输端口输入输出G=1三态缓冲门三态倒相门三态与门三态与非门G=013CopyrightbyGangJin14CopyrightbyGangJin3.3MOS集成逻辑门MOS场效应管开关原理òMOS集成逻辑门是采用半导体场效应管作为开关元件的数字

8、MOSFET简化开关特性：集成电路。òNMOS：VGS≥VTn，NMOS导通；否则，NMOS截止。òMOS集成电路分为PMOS、NMOS、CMOS三种类型。òPMOS：

9、VGS

10、≥

11、VTp

12、，PMOS导通；ò优缺点：工作速度快、集成度高但带电容性负载的能力弱。否则，PMOS截止。ò应用：适于设计大规模集成电路，如：存储器、微处理器等；不适于制成