资源描述：
《嵌入式视频系统中高速信号完整性分析》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第28卷 第4期电 子 器 件Vol128No.42005年12月ChineseJournalofElectronDevicesDec.2005AnalyzingtheHighSpeedSignalIntegrityofEmbeddedVideoSystemCUIYan2song,DENGZhong2liang,DUANDa2gao(BeijingUniversityofPostsandTelecommunications,SchoolofElectronicEngineering,Beijing100876,China)Abstract:TheSignalIntegrity(SI)and
2、thetimingcausedbyinterlinkingdelayareextremelyimportantinthehighspeeddigitaldesign.Thehighspeedsignalintegrityintheembeddedvideosystemisanalyzedbyusingserialportsconnectionandpart2busstructuretoresolvetheSI.AndthesignalintegritysimulationisperformedontheProtelDXP2004softwareplatform.Moreover,theti
3、mingbetweenDM642CPUandSDRAMwastakenasanexampletoanalyzesignaltiming.Keywords:high2speeddigitaldesign;signalintegrity;timinganalysis;DXP2004EEACC:6140嵌入式视频系统中高速信号完整性分析崔岩松,邓中亮,段大高(北京邮电大学电子工程学院,北京100876)摘 要:在高速数字系统设计中,信号完整性(SI)问题以及互连延迟引起的时序问题致关重要。分析了嵌入式视频系统高速数字的信号完整性问题,使用串行端接和分支总线拓扑解决信号完整性问题,通过Protel
4、DXP2004进行SI仿真验证;并以DM642与SDRAM之间的时序为例,对信号时序进行分析。关键词:高速数字设计;信号完整性;时序分析;DXP2004中图分类号:TN941文献标识码:A 文章编号:1005-9490(2005)04-0886-04 当今电子技术的发展日新月异,尤其是深亚微我们设计的嵌入式视频系统采用TI的米工艺在IC设计中的使用,使得芯片的集成规模愈TMS320DM642作为主CPU,其内部时钟频率达到来愈大,速度愈来愈高,从而使得如何处理高速信号600MHz,同时为了达到高性能,与他相连的问题成为设计能否成功的关键因素之一。随着电子SDRAM的频率也达到100MH
5、z,这就要求我们必系统中逻辑和系统时钟频率的迅速提高和信号边沿须解决由于频率过高所带来的信号完整性问题。本不断变陡,印刷电路板(PCB)的线迹互连和板层特文从信号完整性和时序两个部分进行分析。性对系统电气性能的影响也越发重要。对于低频设1 信号完整性分析计,线迹互连和板层的影响可以不考虑,当频率超过50MHz或信号上升时间Tr小于6倍传输线延时信号完整性是指在信号线上的信号质量。差的时,互连关系必须以传输线考虑,而在评定系统性能信号完整性不是由单一因素导致的,而是板级设计[1]时也必须考虑印刷电路板板材的电参数。因此,高中多种因素共同引起的。主要的信号完整性问题包速系统的设计必须面对互连延
6、迟引起的时序问题以括反射、振铃、地弹、串扰等。及串扰、传输线效应等信号完整性(SI)问题。源端与负载端阻抗不匹配会引起线上反射,负收稿日期:200522202作者简介:崔岩松(19752),男,博士研究生,研究方向为视频编解码和多媒体通信研究,lxfcys@sohu.com第4期崔岩松,邓中亮等:嵌入式视频系统中高速信号完整性分析887载将一部分电压反射回源端。如果负载阻抗小于源度,应首选并行端接,因其是在信号能量反射回源端阻抗,反射电压为负,反之,如果负载阻抗大于源阻之前在负载端消除反射,这样可以减小噪声、电磁干抗,反射电压为正。布线的几何形状、不正确的线端扰(EMI)及射频干扰(RFI
7、),而串行端接则是在源接、经过连接器的传输及电源平面的不连续等因素端消除由负载端反射回来的信号,只是消除二次反的变化均会导致此类反射。射。不过由于串行端接实现简单方便,只需要一个端信号的振铃和环绕振荡由线上过度的电感和电接电阻,无需与电源相连接,消耗功率小,故本系统容引起,振铃属于欠阻尼状态而环绕振荡属于过阻中采用此方法。但采用串行端接不适用于菊花链拓尼状态。信号完整性问题通常发生在周期信号中,如扑结构,而应使分支尽可能
