fpga_asic-基于fpga的tdiccd驱动时序设计

《fpga_asic-基于fpga的tdiccd驱动时序设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于FPGA的TDICCD驱动时序设计黄美玲张伯珩边川平李露瑶(中国科学院西安光学精密机械研究所，西安710068)摘要在分析TDICCD器件驱动时序关系的基础上，设计了可选积分级数的驱动时序发生器．作为卫星上的有效载荷，TDICCD成像系统可以根据不同的光照条件及探测分辨率的需求，选择不同积分级数，提高成像系统的灵敏度。选用现场可编程门阵列（FPGA）作为硬件设计平台，使用VHDL语言对驱动时序发生器进行硬件描述，采用QuartusⅡ对所设计的驱动时序发生器进行了仿真。系统测试结果表明，所研制的驱动时序发生器可以满足TDICCD驱动要求．关键词：TD

2、ICCD，时序；现场可编程门阵列（FPGA）；中图分类号TN386．5文献标识码A0引言时间延时积分电荷耦合器件(TimeDelayandIntegrationChargeCoupledDevices)(TDICCD)是近几年发展起来的一种新型光电传感器。主要应用在低照度条件下，对低照度目[1]标有很高的灵敏度。TDICCD通过多级积分来延长积分时间，从而提高器件的灵敏度和信噪比。TDICCD成像系统一般由CCD感光芯片，驱动时序发生器，逻辑控制单元，信号处理单元以及外部光学成像系统等部分组成，其中关键是驱动信号的产生。CCD芯片的转换效率、信噪比等光

3、电转换特性只有在合适的时序脉冲驱动下，才能达到器件工艺所规定的最佳值而[2]输出稳定可靠的视频信号。驱动时序发生器性能的优劣直接决定了CCD相机的品质参数。本文分析了IT-EC-6144型TDICCD图像传感器芯片的工作过程和对驱动时序的要求，在此基础上设计出合理的时序控制方案．由于目前CCD应用向高速、小型化、智能化方向发展。可编程逻辑器件(FPGA)以其高集成度、高速度、高可靠性、开发周期短，可满足这些需要，另外可编程逻辑器件可以通过软件编程对其硬件的结构和工作方式进行重构，从而使得硬件的设计如同软件设计那样方便快捷,因此，选用可编程逻辑器件(FP

4、GA)作为硬件设计平台，结合VHDL语言对时序驱动电路进行硬件描述，采用QuartusⅡ软件对所设计的时序发生器成功的进行了系统仿真。1TDICCD驱动时序发生器原理1.1工作原理TDICCD是一种具有面阵结构，线阵输出的新型CCD，较普通的线阵CCD而言，它具有多重级数延时积分的功能。从其结构来看，多个线阵平行排列，像元在线阵方向和级数方向呈矩形排列，它的列数是一行的像元数，行数为延迟积分的级数（M），像元分布示意图如图1所示。图1中TDICCD的电荷积累方向是沿Y向进行的，其推扫级数自下至上为第1级至第96级。在成像过程中，随着相机(或景物)的运动

5、，TDICCD从第96级至第1级依次感光，电荷从第96级至第一级逐级积累。最终，经过多重延图1TIDCCD结构图Fig1TDICCDstructureframe时积分积累起来的电荷包（成像数据信息）转移到CCD水平读出寄存器上，按普通线阵CCD器件的输出方式进行读出。因此TDICCD输出信号的幅度是M个像元积分电荷的累加，输出幅度扩大M倍，而噪声只增加M倍，因此信噪比提高M倍。IT-EC-6144型TDICCD是加拿大DALSA公司生产的一种高灵敏度、低噪声和宽动态范围的线阵CCD器件，具有较高的灵敏度和很低的暗电流噪声。该CCD主要应用在低照度的条件

6、下，对低照度目标有很高的灵敏度。1.2驱动时序分析TDICCD比一般线阵CCD具有更优越的性能，但它的控制和驱动也比一般线阵CCD复杂。它共有9个时钟驱动信号和4个积分级数选择端，并对时钟波形和时钟之间的相对关系要求十分严格。时序关系如图2所示，由图可知，TDICCD的一个工作周期分为两个阶段：光积分阶段和电荷转移阶段。在光积分阶段，存储栅和模拟移位寄存器隔离，不发生电荷转移，而是分别工作，存储栅进行光积分，采集到的光信号在三相移位时钟（CI1－CI3）脉冲驱动下将光敏区的图象信号推至下一行用于积分（且必须遵循：在任一瞬时，至少有一相处于高电平状态，且

7、至少也有一相处于低电平状态）。复位信号清除移位寄存器中的残余电荷。在电荷转移阶段，存储栅和模拟移位寄存器之间导通，在转移时钟TCK(当TCK和CR1处于高电平时，电荷从光敏区的最后一行转移到输出寄存器的CR1相。TCK高电平时间不能和CR1高电平时间重合两次，CI1时钟信号在TCK和CR1为高电平至少100ns之后才能变低。TCK的下降沿出现在CR1下降沿之前至少100ns，CI1下降沿之后至少1µs)的作用下将光敏区的电荷转移到输出寄存器，在读出时钟CR1-4(要求CR1的下降沿与CR3的上升沿，CR2的下降沿和CR4的上升沿，有50％的重合才能保证

8、图像电荷包的输出)的驱动下，将输出寄存器中的电荷包推至输出结构进行读出。图2TDICCD的时序