fpga在数字信号处理平台中的应用8

《fpga在数字信号处理平台中的应用8》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、114《测控技术》2004年第23卷增刊文章编号：1000—8829(2004)SO．0114．04FPGA在数字信号处理平台中的应用ApplicationofFPGAinthePIatfOmlofDigitalSignalProcessing摘要：信号采集和回放的模块化设计成为现代数字信号处理系统实现的一个趋势，随着集成电路工艺水平的不断发展，现场可编程门阵列芯片(EPGA)和数字信号处理芯片(DSP)性能不断提高，为系统的模块化设计提供了器件保证。本文结合某雷达干扰机的高速数据采集和回放模块，介绍了XilinxVirtex—II系列FPGA芯片的主要特性，并论述了

2、其在该模块中的应用，使得该模块具有良好的灵活性和通用性。关键词：数据采集；数据回放；DSP；FPGA中图分类号：TN97文献标识码：AAbstract：Intherealizationofmoderndigitalsignalprocessingsystem，thereisatrendofmodularizationofsignalacquisitionandplayback．WiththedevelopmentofICmanufacturing，theperformanceofFPGAsandDSPsaregreatlyimproved．Thisenablestod

3、esignamodularsystem．Withtheexampleofsuchaninstanceinacertainjam，thispaperintroducesthemaincharacteristicsofFPGAsofXilinxVlrtex—IIseriesanditsapplication．Inthismodule，theFPGAhelpsrealizingthemodule’Sflexibilityanduniversality．Keywords：dataacquisition；dataplayback；DSP；FPGA在现代电子对抗中，信号环境非常复

4、杂，新雷达体制不断涌现，其抗干扰能力不断提高，所有这些对雷达信号处理提出了更高要求。在这样的激励下，雷达信号处理算法理论研究得到了迅速的发展，而工程实现手段却成为制约雷达信号处理水平整体发展的重要瓶颈。现场可编程门阵列(FPGA)采用系统内可再编程技术，使系统内硬件的功能可以像软件一样被编程配置，从而让数字信号处理系统具有很强的适应性和灵活性。而且FPGA的现场可编程技术可大大缩减设计周期，减少设计费用，降低设计风险。目前，FPGA的容量已经跨过了千万门级，使得FPGA成为解决系统级设计的重要选择方案之一。1XilinxVirtex—II系列FPGA简介FPGA是在专

5、用ASIC的基础上发展出来的，它克服了专用ASIC不够灵活的缺点，其内部的具体逻辑功能可以根据需要配置。FPGA除包含大量的可配置逻辑块，在片内还配置了大量的RAM、专用乘法器等，可以用来实现复杂的算术运算。Xilinx公司的Virtex．II系列FPGA是一种高性能、高密度、(北京理工大学电子工程系，北京100081)谢华，高梅国低功耗的可编程逻辑器件。其采用先进的8层金属0．15Inn的CMOS工艺，Virtex—II系列FPGA除包含可配置逻辑单元(CLB)和输入输出单元(IOB)外，还包含以下几种主要特性：(1)块状SelectRAM。Virtex．II系列F

6、PGA有片内块状SelectRAM。每一块都是一个真正的完全同步的双端存储器。每一端都可以采用独立的时钟信号进行读，写操作。每一端可得到2Kx9、1Kxl8、512x36或16Kxl、8Kx2、4Kx4的存储器配置。作为独立的配置端，RAM块用作高速数据流的缓冲器。利用这些块状RAM可以组合生成更宽、更深的存储器，还可以用来实现同步或异步FIFO。(2)硬件乘法器。V”mex．II系列FPGA内嵌入多个18x18位的有符号硬件乘法器。与可配置逻辑单元(CLB)相比，全定制硬件乘法器结构更紧凑、速度更高并且功耗低。硬件乘法器与SelectRAM共享布线资源，在结构上非常

7、适合高速数据通路操作。利用这些硬件乘法器，能够非常方便地在FPGA内实现任意宽度的有符号、无符号乘法。(3)采用IP—ImmersionTM结构。密度从40K门至8M门；420MHz内部时钟速度；840Mb／sIO速率。(4)数控时钟管理模块(DCM)。Virtex．II系列FPGA器件中有4～12个数控时钟管理模块(DCM)。它们分布在芯片的顶部和底部，提供了适用的时钟管理：①每个DCM可以驱动4个全局时钟网络；②DcM内部包含延迟锁相环(DLL)，DLL可以自动调整一个时钟的延迟，因而可完全消除芯片引脚输入时钟与内部全局时钟的分布偏差；③DCM提