资源描述：
《用fpga实现数字逻辑分析仪设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第24卷第3期武汉科技大学学报(自然科学版)Vol.24,No.32001年9月J.ofWuhanUni.ofSci.&Tech.(NaturalScienceEdition)Sep.2001用FPGA实现数字逻辑分析仪设计王景存,李炳生,郝国法,胥洋央,詹 赞(武汉科技大学信息科学与工程学院,湖北武汉,430081)摘要:介绍采用FPGA设计数字逻辑分析仪的系统结构、硬件设计方法和计算机测试程序。使用证明,这种数字逻辑分析仪的性能优于普通示波器,其性能、价格比优于逻辑分析仪。关键词:逻辑分析仪;FPGA;VHDL语言中图分类号:TN763;TP391.4
2、1 文献标识码:A 文章编号:1001-4985(2001)03-0298-03 在数字电路的调试过程中,常常要测试多路2 控制器逻辑设计信号波形,以便分析其逻辑关系。采用普通示波器,只能测试一二路波形,而购买逻辑分析仪,价控制器由Altera公司的FPGA芯片实现,其格昂贵。为此,作者研制了一种小巧实用的数字中的控制逻辑是在MaxplusⅡ软件环境下用逻辑分析仪,利用计算机并行口能采样16路数字VHDL语言设计的。控制逻辑主要由计算机接信号,信号存储量达32K,并可以设定25,12.5,口、分频电路、写RAM状态机和读RAM状态机6.25,3.12
3、5M四种采样频率。组成。2.1 计算机接口部分的设计1 总体结构计算机的并行口中有两个输出口:8bit输出数字逻辑分析仪硬件部分的结构如图1所口,4bit输出口;一个4bit输入口。使用的地址为示。它主要包括控制器(FPGA芯片),采样存储378H的8bit输出口和379H的4bit输入口。两器(62256)和采样收发器(74F245)。个端口与逻辑分析仪控制器的连接情况见表1。表1 两个并行端口与逻辑分析仪控制器连接情况计算机中的地址并行口引脚逻辑分析仪控制器引脚378Hd72d0pin82pin2cd72cd0379Hd62d3pin10,12,13,
4、15cin32cin0 在VHDL代码中,接口部分的定义如下:signal-type≤val-data(3downto0);reg-value≤val-data(3downto0);图1 数字逻辑分析仪的结构框图reg-sele≤val-data(6downto4);控制器与计算机的并行口之间进行采样控制指令和数据的传送。由控制器完成所有的控制动stb≤val-data(7);作。每个采样收发器采样8路数字信号,FPGAstb是用计算机程序方式给出的脉冲,在这个控制逻辑同时采入16路信号。在外触发模式下,电平脉冲下,通过控制器的全局时钟进行相应的由外部触
5、发信号的上升沿控制采样的开始。时序动作。val-data(3downto0)的值分别放入其基本工作过程如下:当计算机向控制器发signal-type和reg-value两个寄存器。当计算机出采样的指令时,RAM与控制器之间的数据通道发出读写指令时,控制逻辑判断指令类型;发出寄被切断,在控制器的控制下,采样进来的信号通过存器写指令时,结合reg-sele指定的寄存器,通过74F245写入RAM。RAM的存储空间被写满后,reg-value指出存入的值。采样通道关闭;当计算机要求读入采样数据时,控2.2 分频电路的设计制器读取RAM中的数据,并将其发往计算机并
6、采样频率寄存器用于存放采样频率。在行口。控制器中设计有寄存器,以存放采样频率VHDL语言中的定义如下:和采样深度的设置。signalfreq-set:std-ulogic-vector(3downto0); 收稿日期:2001-05-21 作者简介:王景存(1963—),男,武汉科技大学信息科学与工程学院,副教授.2001年第3期 王景存,等:用FPGA实现数字逻辑分析仪设计299当计算机发出设置指令时,触发下面的电路进程:casereg-seleiswhen“001”≥freq-set≤reg-value;┇endcase;这个进程将频率
7、设置存入采样频率设置寄存器。图3 读存储器状态机下的软件编制,只介绍调试过程中在DOS环境下freq-set用于控制分频电路的分频数。分频电路用TurboC2.0编制的测试程序。的设计如下:3.1 设置采样频率寄存器clk-counter:process(clk)shortreg;beginshorti,j;if(rising-edge(clk))thenclrscr();casefreq-setisprintf“(Enterthefreq:(1,2,3,4):”);when“0001”≥scanf“(%d”,&i);clk-insi≤counter-
8、reg(0);outportb(0x378,0x10+i);whe
