高速数字电路中串扰与其测试生成技术分析

《高速数字电路中串扰与其测试生成技术分析》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、桂林电子科技大学学位论文3.6本章小结...................................26第四章通路时延测试及确定性算法274.1时延测试...................................274.1.1基本概念...............................284.1.2通路时延故障分类.........................294.2PODEM算法................................314.2.1PODEM算法用到的两个重要术语....

2、.............314.2.2PODEM算法的基本思想......................314.2.3PODEM算法的流程........................314.3FAN算法...................................324.3.1基本概念...............................324.3.2FAN算法的基本思想........................334.3.3FAN算法的流程...........................344

3、.4本章小结...................................36第五章多攻击线引起的串扰时延故障的TPG的实现375.1串扰测试产生流程.............................375.2串扰时延故障激励检测模型........................385.3测试矢量生成................................385.3.1TPG算法流程............................385.3.2串扰时延最大化算法..................

4、......395.3.3被修改的FAN算法.........................425.4验证与分析.................................445.4.1MAF模型的验证..........................445.4.2获取目标故障............................455.4.3建立故障列表............................485.4.4算法验证与分析...........................485.5本章小结.....

5、..............................51第六章总结与展望526.1主要工作...................................526.2今后工作的展望...............................53参考文献54致谢58作者在攻读硕士期间的主要研究成果59{IV{万方数据目录附录A:五线系统的串扰分析的.sp文件60附录B:逻辑综合的dcshell脚本文件61附录C:故障列表代码63附录D:针对串扰时延测试矢量产生部分代码67{V{万方数据桂林电子科技大学学位论文{VI{万

6、方数据第一章引言第一章引言当今电子技术的发展日新月异，大规模超大规模集成电路越来越多地应用于电路系统中。同时，芯片的集成规模越来越大、体积越来越小、引脚数越来越多、速度越来越高。由此可见，在当今快速发展的电子设计领域中，由芯片构成的电子系统是朝着大规模、小体积、高速度的方向飞速发展的，而且发展速度越来越快。这样就带来了一个问题，即集成电路的体积减小导致电路的布局布线密度变大，与此同时信号的频率还在不断提高，从而使得如何处理高速信号问题成为一个设计能否成功的关键因素。x1.1信号完整性问题的提出当前，著名的摩尔定律引导着电子产品的发

7、展方向-更小、更快、更便宜、研发周期更短，电子系统设计已经进入GHz及以上的设计领域。而在性能不断攀升的背后，信号完整性问题已经成为电子设计的一个瓶颈。信号完整性问题引起人们的注意，最早起源于一次“奇怪”的设计失败现象[1]：“当时，美国硅谷一家著名的影像探测系统制造商早在7年前就己经成功设计、制造并上市的产品，却在最近从生产线下线的产品中出现了问题，新产品无法正常运行，这是个20MHz的系统设计，似乎无须考虑高速设计方面的问题，更为让产品设计工程师们困惑的是新产品没有任何设计上的修改，甚至采用的元器件型号也与原始设计的要求一致，

8、唯一的区别是集成电路（IntegratedCircuit，IC）制造技术的进步，新采购的电子元器件实现了小型化、快速化。新的器件工艺技术使得新生产的每一个芯片都成为高速器件，也正是这些高速器件应用中的信号完整性问题导致了系统的失败。”随着IC开关速