基于fpga的有源电力滤波器高速数据采集系统设计

基于fpga的有源电力滤波器高速数据采集系统设计

ID:33815283

大小:351.70 KB

页数:5页

时间:2019-02-28

基于fpga的有源电力滤波器高速数据采集系统设计_第1页
基于fpga的有源电力滤波器高速数据采集系统设计_第2页
基于fpga的有源电力滤波器高速数据采集系统设计_第3页
基于fpga的有源电力滤波器高速数据采集系统设计_第4页
基于fpga的有源电力滤波器高速数据采集系统设计_第5页
资源描述:

《基于fpga的有源电力滤波器高速数据采集系统设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、万方数据基TFPGA的有源电力滤波器高速数据采集系统设计石峰1,吴笛z,祁建华2(1.中国长江电力股份有限公司市场营销部,湖北宜昌443002;2.中国长江电力股份有限公司三峡电厂,湖北宜昌443133)●摘要:有源电力滤波嚣(APF)已成为治理谐波的主要手段之一,其谐波检测环节要求对多路数据进行高速采集。●现场可编程门阵列(FPGA)器件具有资源丰富、接口灵活、并行计算等特点。其与外部AD结合能实现稳定可靠的高速数据采集数字系统设计。文章基于FPGA和一款快速A/D转换芯片AD7864提出一种高速数据采集电路设计方法:首先,提出硬件系统结构框图;其次,介绍AD7864的

2、时序,基于FPGA程序开发软件QuartusII,说明其AD控制的状态机设计方法并给出其流程;最后,通过对三相系统电压信号采样。证明其采样效果良好,能够满足APF的高速数据采集要求。关键词:有源电力滤波器;现场可编程门阵列器件;数据采集;硬件描述语言中图分类号:TP332文献标志码:A文章编号:1673—7598(2008)10—0036—04O引言随着电力电子装置在电力系统中的应用日益广泛.谐波和无功功率产生的电能质量问题己引起人们的关注川。目前,抑制谐波的一个重要手段是采用有源电力滤波器(ActivePowerFilter,APF)来补偿谐波12,31。APF对频率和

3、幅值变化的谐波具有跟踪补偿能力,且补偿特性不受电网阻抗的影响141,因而受到广泛重视。目前,APF的检测与控制环节大多采用数字电路来实现。如何从系统电流采样数据中精确而快速地提取补偿电流分量已成为APF实现谐波补偿的关键环节嘲。由于有源电力滤波器的谐波及无功检测算法部分需要输入多个电压以及电流信号,而且对信号检测与处理的实时性要求很高,因此高速、多通道的数字采样系统显得尤为重要。随着数字处理芯片技术的飞速发展.高性能数字信号处理器(DSP)以其高速处理能力及强大而又灵活的接口与通信能力已在许多数字控制系统中得到应用161。但DSP存在易受干扰的弱点,而具有设计灵活、速度快

4、,不受干扰特点的现场可编程门阵列(FieldProgrammerGateArray,FPGA)器件正好可以弥补这一弱点【7f81。自1985年Xilinx公司推出第一片FPGA至今,FPGA已取得从最初单片1200个可用逻辑单元到现在单片25万个可用逻辑单元的惊人发展,当前数百万门的单片FPGA也已推出。从简单的驱动电路设计到复杂的状态机.甚至“SystemOnChip”——编程实现片内CPU.FPGA在数字电路设计中的作用越来越重要。为此,本文基于FPGA器件和快速A/D转换芯片提出一种APF高速数据采集电路,给出其程序状态机设计方法,通过实验验证能够满足APF对信号采

5、样的实际要求。1AD芯片及数据采集电路设计由于FPGA本身不具备A/D转换模块,必须使用夕FJJ[IA/D转换电路。本文采用AD7864作为AD转换芯片。该器件是12位4通道高速双极性AD。最快转换时间可达1.65斗s,是AD公司高速电压式AD的代表产品。AD7864采用混合式电路设计方式,片内由12位DAC、时钟电路、5V高精度参考电压源和比较器组成。无需任何外部电路即可完成整个AD转换的过程,信号输入范围可为O~5V、±5V或±10V。相比于DSP(以TMS320LF2812为例)自带的12位AD转换通道.该器件转换速度更快,实际转换精度更高。AD7864的控制状态引

6、脚有11个.它们是:(1)转换启动信号CONVST,下降沿触发一次四通道转换:收稿日期:2008-04—20作者简介:石峰(198I一),男,湖北广水人,博士,从事电力生产、运营及管理,电能质量控制等方面工作。万方数据(2)工作状态忙信号输出BUSY,高为忙;(3)读转换结果控制信号RD,低有效;(4)片选信号cs,低有效;(5)转换结束状态输出信号EOC,低有效;(6)通道选择信号线SLI—SIA;.(7)硬件/软件通道选择方式H/SSEL;(8)第一个数据输出状态信号FRSTDATA,第一通道转换结束数据可读触发为高,第二通道转换结束变为低。加上并行数据输出线12,A

7、D7864与FPGA的互连引脚共23个。本文FPGA采用EPIC6Q240,有足够的引脚资源.完全能够满足需求,由于是并行读人数据,数据读入速度快.因此不必使用FIFO模式,而是直接读取。AD7864有2个内部不相连的地线。即数字地与模拟地,但这2个地线必须连接在一起。由于电流流过的地线上的网路电阻及干扰的影响。在系统的接地点和AD7864芯片地之间可能会有几百毫伏的电压,由于电源电流和逻辑门电流不是同一路径,因此将使模拟信号的转换处理出现误差。这时,一般在逻辑电源和数字地之间并联电容(一般为一个大电容10斗F和一个小电容O.

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。