西华大学2006—2007第一学期eda技术期末试题a(含答案)

《西华大学2006—2007第一学期eda技术期末试题a(含答案)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、学院姓名学号任课老师选课号………密………封………线………以………内………答………题………无………效……电子科技大学二零零六至二零零七学年第一学期期末考试EDA技术课程考试题A卷（120分钟）考试形式：一页纸开卷考试日期2006年12月20日课程成绩构成：平时0分，期中0分，实验30分，期末70分一二三四五六七八九十合计评阅签字一、简答题：（30分，每题6分)1.简述CPLD和FPGA的结构特点与应用特性。答：结构特点：（1）CPLD：复杂可编程逻辑器件，FPGA：现场可变成门阵列；（1分）（2）CPLD：逻辑单元主要由

2、“与或”阵列构成，采用EEPROM；FPGA：逻辑单元主要由静态存储器构成，即主体为查找表；（1分）（3）CPLD：基于乘积项技术的确定型结构，FPGA：基于查找表技术的统计型结构；（1分）（4）CPLD：5500~50000门，FPGA：1K~10M门。（1分）实际应用特性：（1）CPLD：适用于逻辑密集型中小规模电路，FPGA适用于数据密集型大规模电路；（1分）（2）CPLD：编程数据不丢失、延迟固定、时序稳定，FPGA：编程数据断电丢失，需用专用的ROM进行数据配置，布线灵活，但时序特性不稳定。（1分）2.简述V

3、HDL语言实体声明中：IN，OUT，BUFFER和INOUT等端口模式各自的特点。端口模式特点为：www.zhinanche.comIN：输入型，只读模式；（1.5分）OUT：输出型，只写；（1.5分）BUFFER：缓冲型，带有读功能的输出模式，与out相似，但可读。（1.5分）INOUT：输入输出型，可读可写，可以通过该端口读入或写出信息。（1.5分）第1页共6页学院姓名学号任课老师选课号………密………封………线………以………内………答………题………无………效……3.简述VHDL中信号、变量的功能特点及使用方法。答：

4、信号：代表电路中的某一条硬件连接线，包括输入、输出端口，信号赋值存在延迟。全局量，使用场所：architecture、package、entitiy。（3分）变量：代表电路中暂存某些值的载体。变量赋值不存在延迟。局部量，使用场所：process、function、procedure。（3分）4.EDA软件中综合器的基本功能是什么？用MAX+PLUSⅡ软件进行进行仿真时，软件默认的仿真结束时间是1微秒，如果要修改至10微秒，该怎样操作？答：EDA软件中综合器的基本功能是：将软件描述与给定的硬件结构用某种网表文件的方式对应

5、起来，成为相应互的映射关系，最终获得门级电路甚至更底层的电路描述网表文件。（3分）仿真运行时间的修改：在仿真波形界面WaveFormEditor下，选择“File”下的“EndTime”，在弹出的窗口中设置仿真结束时间为“10us”。（3分）5.VHDL的基本结构及每部分的基本功能？答：VHDL的基本结构有：库（Library）、程序包（Package）、实体（Entity）、结构体（Architecture）和配置（Configuration）几部分组成。（2分）每部分的基本功能为：库（Library）：用来存储预先

6、完成的程序包和数据集合体的仓库。以供设计者对一些统一的语言标准或数据格式进行调用。程序包（Package）：将已定义的常数、数据类型、元件语句、子程序说明等收集起来构成一个集合。（1分）实体（Entity）：定义系统的输入输出端口（1分）结构体（Architecture）：定义系统的内部结构和功能。（1分）配置（Configuration）：从某个实体的多种结构体描述方式中选择特定的一个作为实体的实现方式。www.zhinanche.com（1分）二、改正下列程序中的错误，并简要说明每个错误的原因(30分，每小题5分)

7、1.libraryieee;useieee.std_logic_1164.all;entitytristatisport(Din:instd_logic_vector(7downto0);en:instd_logic;Dout:outstd_logic_vector(7downto0));Endtristat;ArchitecturearchoftristatisBeginProcess说明：进程缺少敏感量，改为process(en,din)第2页共6页学院姓名学号任课老师选课号………密………封………线………以………内

8、………答………题………无………效……BeginDout<=“ZZ”;改为：Dout<=“ZZZZZZZZ”;If(En=‘1’)thenDout<=Din;ElseDout<=“ZZ”;Endif;Endprocess;Endarch;2.libraryieee;useieee.std_logic_1164.all;entityc