边界扫描测试技术的原理解析.doc

边界扫描测试技术的原理解析.doc

ID:28148640

大小:230.00 KB

页数:12页

时间:2018-12-08

边界扫描测试技术的原理解析.doc_第1页
边界扫描测试技术的原理解析.doc_第2页
边界扫描测试技术的原理解析.doc_第3页
边界扫描测试技术的原理解析.doc_第4页
边界扫描测试技术的原理解析.doc_第5页
资源描述:

《边界扫描测试技术的原理解析.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、边界扫描测试技术的原理解析边界扫描介绍  边界扫描(BoundaryScan)测试发展于上个世纪90年代,随着大规模集成电路的出现,印制电路板制造工艺向小,微,薄发展,传统的ICT测试已经没有办法满足这类产品的测试要求。由于芯片的引脚多,元器件体积小,板的密度特别大,根本没有办法进行下探针测试。一种新的测试技术产生了,联合测试行为组织(JointTestActionGroup)简称JTAG定义这种新的测试方法即边界扫描测试。  随着表面贴装技术的使用,印制电路板(PCB)的密度越来越高,已不易采用传统的针床测试

2、技术。而增加电路测试点、对复杂电路增加附加的测试电路来进行单独测试等方法只是对传统方法的改进,对提高电路可测性十分有限且通用性较差。为提高电路和系统的可测试性,1985年菲利浦电子公司首先倡议并联合欧洲、北美和亚洲其他电子设备制造公司组建了联合测试行动组(JointTestActionGroup,JTAG)。1990年2月JTAG与TEEE标准化委员会合作提出了“标准测试访问通道与边界扫描结构”的IEEE1149111990标准。该标准要求在集成电路中加入边界扫描电路。在板级测试时,可以在模式选择的控制下,构成

3、一条就集成电路边界绕行的移位寄存器链,对板内集成电路的所有引脚进行扫描,通过将测试数据串行输入到该寄存器链的方法,检查发现印刷电路板上的器件焊接故障和板内连接故障,极大地方便了系统电路的调试。IEEE114911标准的推广应用引起测试设备和测试系统的重大变革,边界扫描测试技术正日益成为超大规模集成电路的主流测试技术。  边界扫描测试有2大优点:一个是方便芯片的故障定位,迅速准确地测试两个芯片管脚的连接是否可靠,提高测试检验效率;另一个是,具有JTAG接口的芯片,内置一些预先定义好的功能模式,通过边界扫描通道使芯

4、片处于某个特定的功能模式,以提高系统控制的灵活性和方便系统设计。边界扫描技术的含义  边界扫描技术是一种应用于数字集成电路器件的测试性结构设计方法。所谓“边界”是指测试电路被设置在集成电路器件功能逻辑电路的四周,位于靠近器件输入、输出引脚的边界处。所谓“扫描”是指连接器件各输入、输出引脚的测试电路实际上是一个串行移位寄存器,这种串行移位寄存器被叫做“扫描路径”,沿着这条路径可输入由“1”和“0”组成的各种编码,对电路进行“扫描”式检测,从输出结果判断其是否正确。边界扫描的硬件结构  BST的核心思想是在芯片管脚

5、和芯片内部逻辑之间,即紧挨元件的每个输入、输出引脚处增加移位寄存器组,在PCB的测试模式下,寄存器单元在相应的指令作用下,控制输出引脚的状态,读入输入引脚的状态,从而允许用户对PCB上的互连进行测试。BST电路主要包括指令寄存器(IR)、旁路寄存器(BR)、边界扫描寄存器(BSR)和测试访问端口(TAP)控制器。BST电路一般采用4线测试总线接口,如图1所示,如果测试信号中有复位信号(nTRST),则采用5线测试总线接口。5个信号分别为:测试数据输入总线(TDI),测试数据输入至移位寄存器(SR);测试数据输出

6、总线(TDO),测试数据从SR移出;测试时钟总线(TCK);测试模式选择总线(TMS),控制各个测试过程,如选择寄存器、加载数据、形成测试、移出结果等;复位信号总线(TRST),低电平有效。IEEEStd114911测试总线使用TCK的2个时钟沿,TMS和TDI在TCK的上升沿被采样,TDO在TCK的下降沿变化。  TAP控制器  TAP控制器是边界扫描测试的核心控制器。在TCK和TMS的控制下,可以选择使用指令寄存器扫描或数据寄存器扫描,以及控制边界扫描测试的各个状态。TMS和TDI是在TCK的上升沿被采样,

7、TDO是在TCK的下降沿变化。TAP控制器的状态机如图2所示。右边是指令寄存器分支,左边是数据寄存器分支。    其中,TAP控制器的状态机只有6个稳定状态:测试逻辑复位(TestLogicalReset)、测试运行ö等待(RunTestöIdle)、数据寄存器移位(ShiftDR)、数据寄存器移位暂停(PauseDR)、指令寄存器移位(ShiftIR)、指令寄存器暂停(PauseIR):其他状态都不是稳态,而只是暂态。  在上电或IC正常运行时,必须使TMS最少持续5个TCK保持为高电平,则TAP进入测试逻辑

8、复位态。这时,TAP发出复位信号使所有的测试逻辑不影响元件的正常运行。若需要进行边界扫描测试。可以在TMS与TCK的配合控制下,退出复位,进入边界扫描测试需要的各个状态。需要测试时,在TMS和TCK的控制下,TAP控制器跳出TLR状态,从选择数据寄存器扫描(ShiftDRScan)或选择指令寄存器扫描(ShiftIRScan)进入图2所示的各个状态。ShiftDRScan和ShiftI

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。