毕业论文外文翻译-串行总线的触发时序分配系统SuperBelle

《毕业论文外文翻译-串行总线的触发时序分配系统SuperBelle》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、译文串行总线的触发时序分配系统SuperBelleMikihikoNakaoandManobuTanaka摘要我们已经开发出一种高速串行总线的触发时序分配制度。铜电缆将会发出及相关的时序信号触发超过千新开发的管线数据采集模块。这些模块需要升级的SuperBelle升级KEKB（SuperKEKB）储存环的探测器。其主要思想是利用了一个紧凑的，低成本的串行总线线路和广泛使用对增强5类非屏蔽双绞线（STP）的电缆。整个系统由三个类型的模块，由多个阶段的级联交换机模块可扩展性。这样四个阶段，可以读出互连高达4096模块。我们已经证明，基本技术是适合这

2、样的应用程序。一个完整的系统更换前，两个步骤合并过程计划纳入Belle的运行数据采集系统的系统。索引词，数据采集，FPGA和串行总线，触发分布。导言测量电荷宇称（CP）的介子衰变中违反现在是关键的方法来间接地寻找超越标准模型的物理和提供详细资料，以确定一个新的物理场景之一。该KEKB储存环已交付了世界上最高的光度厘米，并在KEKB贝尔实验收集了一个集成的亮度超过350。预计，这些数字将增加一倍，在不久的将来。然而，许多有趣的物理渠道的需求至少10倍的数据样本，驱车前往一个具有亮度升级（SuperKEKB和SuperBelle）KEKB和Bell

3、eCM的目标[1]。为了改善的预期下梁相关背景事件发生率较高，由于对SuperKEKB显着提高束流探测器的性能，所有的贝莱subdetectors将被取代或修改。目前的数据采集系统是基于电荷对时间的转换由贸发局multihitFASTBUS读出系统遵循。唯一的例外是为硅顶点探测器（SVD）的，它采用了timemultiplexed闪存的ADC读出系统能够运行约1kHz的1级（L1）的触发率。这个比率只有500赫兹的两倍[2][3]目前的经营状况。在SuperKEKB，数据采集系统，以应付10-30千赫母语触发率。这个触发率，规模与光度，每厘米约

4、1kHz的物理组成部分。贸发局的FASTBUS和FlashADC的基础投稿日期2004年11月15日，经修订的2005年3月23日。笔者与科索沃能源公司，高能加速器研究机构，筑波，茨城县，305-0801日本。数字对象标识符10.1109/TNS.2005.852705读出系统将被新研制的电子读出共同的管道平台（铜）取代模块[4]，[5]。每个铜是9UVME模块，是一个独立的信号数字化，流水线和读出单位。整个SuperBelle探测器将被读出约一千铜模块，而触发定时分配制度要大幅修改。目前时序分配制度，这被称为“的SEQ/TDM的”（顺序控制和

5、时间分配模块）系统，将与一个新的系统取代所表示的“端差”（触发时序分配）系统。二。串行总线的时序分配一般事件在当前的SEQ/TDM系统同步方案是基于使用触发器和繁忙的握手信号。这项计划是留在新的弹道跟踪制度不变的简单。母语是一个触发信号后产生的利益冲突几微秒，下一个触发器将不会发出，直到读出系统已准备就绪，即所有忙碌的信号被释放。这个繁忙的信号通常是置为每个触发后短期内，却是一直宣称，当读出模块不能接受下一次触发，例如，由于缓冲区已满的状况。整个系统同步到系统时钟，从储存环射频模块产生。除了这三种信号（触发，运动和系统时钟），需要进一步的信号位

6、的，从储存环和事件ID革命的信号分配到读出系统和额外的错误标志被收集。在现行制度下，这些信号被分发到每个subdetector读出用三箱17双绞带状电缆。只有门信号，从触发定时生成，分发到该局模块采用传统芯Lemo电缆和FASTBUS背板。（对于奇异值分解，进一步信息分布使用其他时序分配系统。）忙音信号被收集在一个类似的方式在每个探测器的箱子，并送回中央计时系统。在新的弹道跟踪系统，定时信号同步到42.33MHz的系统时钟，并已分发给每个铜模块，即超过一千模块。这种系统时钟同步，选择经营许可证的（超级）KEKB508兆赫的射频时钟，同时允许为大

7、型强子对撞机（LHC）在40-MHz的系统时钟运行试验中开发数字化技术的使用。由于它是不可取的占领为在铜模块的时序分布空间大，得到了多数信号电缆将连接，为新的计时系统布线必须非常紧凑。此外，系统配置要灵活的，允许到运行实验的分步整合之前的全部SuperBelle更换。我们发现高速串行总线在铜电缆技术是一种解决方案，可以处理得非常紧凑的形式，例如一组信号。弹道跟踪系统运行的比串行总线增强5类（超五类）屏蔽双绞线（STP）的cables.We选择了10位LVDS串行器及解串器芯片（DS92LV1224和DS92LV1023）由美国国家半导体公司[6

8、]生产。该芯片组编码/解码的10位到/从串行比特流，每一个系统时钟周期宽总线。该系统在每个时钟抖动是必需的铜模块要明显高于780ps的至少AMT3贸发