资源描述：
《可编程逻辑器件设计技巧》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、可编程逻辑器件设计技巧1.什么是.scf？答：SCF文件是MAXPLUSII的仿真文件,可以在MP2中新建.1．用Altera_Cpld作了一个186（主CPU）控制sdram的控制接口,发现问题：要使得sdram读写正确,必须把186(主CPU)的clk送给sdram,而不能把clk经cpld的延时送给sdram.两者相差仅仅4ns.而时序通过逻辑分析仪测试没有问题.此程序在xilinx器件上没有问题.这是怎么回事？答：建议将所有控制和时钟信号都从PLD输出,因为SDRAM对时钟偏移(clockskew)很敏感,而Altera的器件PLL允许对时
2、钟频率和相位都进行完全控制.因此,对于所有使用SDRAM的设计,Altera的器件PLL必须生成SDRAM时钟信号.要利用SDRAM作为数据或程序存储地址来完成设计,是采用MegaWizard还是Plug-InManager来将一个PLL在采用QuartusII软件的设计中的顶层示例？可以选择创建一个新的megafuntion变量,然后在Plug-Inmanager中创建ALTCLKLOCK(I/P菜单)变量.可以将PLL设置成多个,或是将输入划分开来,以适应设计需求.一旦软件生成PLL,将其在设计中示例,并使用PLL的“Clock”输出以驱动CP
3、U时钟输入和输出IP引脚.2．在max7000系列中,只允许有两个输出使能信号,可在设计中却存在三个,每次编译时出现“deviceneedtoomany[3/2]outputenablesignal”.如果不更换器件（使用的是max7064lc68）.如何解决这个问题？答：Eachoftheseuniqueoutputenablesmaycontrolalargenumberoftri-statedsignals.Forexample,youmayhave16bidirectionalI/Opins.Eachofthesepinsrequirean
4、outputenablesignal.Ifyougroupthesignalsintoa16-bitbus,youcanuseoneoutputenabletocontrolallofthesignalsinsteadofanindividualoutputenableforeachsignal.（参考译文：这两个独特的输出使能中每个都可能控制大量三相信号.例如,可能有16个双向I/O引脚.每个引脚需要一个输出使能信号.如果将这些信号一起分组到一个16位总线,就可以使用一个输出使能控制所有信号,而不用每个信号一个输出使能.）3．关于vhdl的问题：
5、process(a,b,c)begin…endprocess;如果a、b、c同时改变,该进程是否同时执行三次？答：PROCESSSTATEMENTS中的执行跟逻辑有关系,假如是同步逻辑,则在每次时钟的触发沿根据A,B,C的条件来执行一次；假如是异步逻辑,则根据判断A、B、C的条件来执行.一般我们都推荐使用同步逻辑设计4．在设计最初,由于没有将时钟信号定义在全局时钟引脚上,导致MAXPLUSII在时间分析时提示错误：（时钟偏斜加上信号延迟时间超过输入信号建立时间）.全局时钟引脚的时钟信号到各个触发器的延时最小,有没有可能通过编译软件设置,将普通I/O
6、脚上的时钟信号也经过芯片内部的快速通道以最小的延迟送到每个触发器时钟引脚？答：youcanregisterthatsignalandassignitastheglobalsignal,bythestepflow:assign->logicoption->Individuallogicoptions->Globalsignal.Butyou'dbetterinputtheclocksignalthroughthededicatedinputpin.（参考译文：可以寄存这个信号,并将它指定为全局信号,步骤如下：指定—>逻辑选项—>个别逻辑选项—>全局信
7、号.但是,最好通过专用输入引脚输入时钟信号.）1．用MaxplusII软件设计完后,用DelayMatrix查看延迟时间.由于内部触发器的时钟信号用了一个输出引脚的信号,譬如将一引脚ClkOut定义为Buffer,Clkout是一时钟信号,然后反馈到内部逻辑,内部逻辑用此信号作为时钟信号,但用DelayMatrix,却查看不到一些信号相应于ClkOut的延迟,因为ClkOut是一Output引脚,在DelayMatrixsource一栏中没有ClkOut信号,如何解决这个问题？答：这种做法在逻辑设计中称为GATECLOCK,所谓GATECLOCK就
8、是将设计中的组合逻辑结果拿来做时钟信号,这是一种异步逻辑设计.现在都推荐使用同步逻辑设计方法.可以将该信号(CLKOUT)
