max4145在伪随机码产生电路中的应用

《max4145在伪随机码产生电路中的应用》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、MAX4145在伪随机码产生电路中的应用

2、第1内容加载中...　摘要：主要介绍了MAXIM公司的差分放大器MAX4145的技术参数、性能特点和典型应用，给出了MAX4145在扩频码序列产生电路中的电路原理和连接方法。关键词：伪随机码；差分放大器；CMRR；SFDR；MAX4145１　引言随着超大规模集成电路技术、微处理器技术的飞速发展和一些新型元器件的应用，扩频技术已经广泛地应用到通信的各个方面。图１所示是一种扩频通信系统的原理框图。一般情况下，扩频通信系统中的发射机和接收机都必须预先知道一个预置的扩频码，这种扩频码实际上是一个足够长且尽量接近于噪声的伪随机数字序列。系

3、统通过伪随机码的捕获与相关可以获得二分之一码元宽度的同步精度。这样，伪随机码的质量以及跟踪和同步的精度对通信质量有着直接的影响。因此，设计性能优异的高共模抑制比、低噪声前置放大器对于扩频通信系统有着重要意义。ＭＡＸＩＭ公司的差分放大器ＭＡＸ４１４５芯片以其出众的性能在通信系统设计中应用很广，其指标完全可以满足扩频通信系统中伪码产生电路的要求。ＭＡＸ４１４５系列芯片速率高、失真小、带宽宽而且共模抑制比高，是高速数据传输系统中差分电路的理想器件，因而可广泛应用于差分信号至单端信号的转换电路、双绞线与同轴线的转换设备、高速差分信号接收电路、高速放大设备、数据采集设备以及医疗器

4、械等方面。２ＭＡＸ４１４５的工作原理和性能特点２．１ＭＡＸ４１４５的工作原理ＭＡＸ４１４５采用差分模式工作。它具有信号摆幅小、偶次谐波分量少、对噪声的抗干扰能力强等特点，相对于单端输入方式，ＭＡＸ４１４５可提供更优的谐波失真（ＴＨＤ）和无杂散动态范围（ＳＦＤＲ），因而具有较高的共模抑制比（ＣＭＲＲ）。ＭＡＸ４１４５内部采用三运放组合技术，可完成差分输入、增益放大和信号输出三种功能。其内部结构如图２所示。其中，运放Ａ１和Ａ２完成差分输入和增益放大功能，运放Ａ３主要进行信号的输出和阻抗匹配。ＭＡＸ４１４５除了具有输入阻抗大的特点之外，其前级的共模增益失调及漂移产生的误差可相

5、互抵消，并可抑制后级共模信号，同时可将双端信号变为单端输出，以适应接地负载的需要。除了三个运放之外，ＭＡＸ４１４５还包括输出短路自保护电路和输入保护电路，从而增加了芯片的抗毁性。通过外接电阻ＲＧ可对增益在＋１Ｖ／Ｖ～＋１０Ｖ／Ｖ范围内进行设置。将ＲＧ接在管脚ＲＧ－和ＲＧ＋之间时（见图２），其增益的计算方法为：Ｇ＝ＡＶ＝１＋（１．４ｋΩ／ＲＧ）共模抑制比是衡量差动放大器对共模信号抑制能力的一个参数，该参数值越大，表明抑制能力越强。２．２ＭＡＸ４１４５的性能指标ＭＡＸ４１４５的主要性能参数如下：●增益可调范围为＋１Ｖ／Ｖ～＋１０Ｖ／Ｖ；●－３ｄＢ带宽为１８０ＭＨｚ（ＶＯＵＴ

6、≤０．１ＶＲＭＳ，ＡＶ＝１Ｖ／Ｖ）；●压摆率ＳＲ＝６００Ｖ／μｓ（－２Ｖ≤ＶＯＵＴ≤＋２Ｖ）；●共模抑制比ＣＭＲＲ＝７５ｄＢ（ｆ＝１０ＭＨｚ）；●无杂散动态范围ＳＦＤＲ＝－９２ｄＢｃ（ｆ＝１０ｋＨｚ）；●噪声为３．８ｎＶ／√Ｈｚ（Ｇ＝＋１０Ｖ／Ｖ）；●建立时间ｔｓ＝２０ｎｓ（－２Ｖ≤ＶＯＵＴ≤＋２Ｖ，ｔｏ０．１％）；●掉电模式电流为８００μＡ。３　ＭＡＸ４１４５应用注意要点可以通过将ＳＨＤＮ置高来使ＭＡＸ４１４５工作在掉电模式，此时输出为高阻态。差分模式通常要求ＩＮ－和ＩＮ＋对称驱动，也就是说，两个输入信号在连接到ＩＮ－、ＩＮ＋的驱动电路以后，其相位必须保持一致，并尽可

7、能降低其共模增益误差。在普通应用中，ＲＥＦ接地时，ＳＥＮＣＥ可同ＯＵＴ相连。而在一些信号传输距离较长的应用中，可将ＳＥＮＣＥ和ＯＵＴ同时连接到负载，这样可以补偿距离损耗，降低电压误差。为了降低输出增益误差，增大频率响应，设计时应尽量降低ＳＥＮＣＥ端的电容和阻抗，同时输出端ＲＥＦ和ＳＥＮＣＥ的匹配问题也很关键，因为ＲＥＦ和ＳＥＮＣＥ端的失配会导致共模增益损失。在一般使用条件下，当端接阻抗为非容性负载时，ＭＡＸ４１４５具有最佳的ＡＣ性能。而一般在负载电容不超过２５ｐＦ时，输出电压不会发生振荡，但对频率响应则会产生一定的影响，因此，如果负载电容过大，输出就会产生振铃。为了驱动

8、容性较大的负载，降低信号振铃，可以在放大器输出和负载之间加上隔离电阻，隔离电阻阻值可由信号频率和负载容性来确定，此时的带宽将由隔离电阻和负载电容组成的ＲＣ环路来决定。因此，增大负载容性会降低整个电路的信号带宽，而隔离电阻则会降低分配到负载的电压。４在伪随机码产生电路中的应用４．１伪随机码产生电路伪随机码序列一般可以利用移位寄存器网络产生，该网络由Ｒ级串联双态器件移位脉冲产生器和模二加法器组成。图３所示是一个简单的四级移位寄存器网络示意图，该网络可以产生码长为１５的伪随机码。利用ＦＰＧＡ可实现移位寄存器网络以产生伪随机码信号，并实现逻辑控制