嵌入式硬件平台

《嵌入式硬件平台》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、嵌入式系统原理与应用第三章嵌入式硬件平台第三章嵌入式硬件平台3.1引言3.2嵌入式硬件平台概述3.3总线3.4存储设备3.5I/O设备3.6通信设备3.7其它3.1引言嵌入式系统的硬件除了核心部件——嵌入式处理器，还包括存储器系统、外围接口部件以及连接各种设备的总线系统。其中，存储器是嵌入式系统存放数据和程序的功能部件；而外围设备决定了应用于不同领域的嵌入式系统的独特功能。第三章嵌入式硬件平台3.1引言3.2嵌入式硬件平台概述3.3总线3.4存储设备3.5I/O设备3.6通信设备3.7其它图3-1嵌入式系统的硬件组成嵌入式系统的硬件是以嵌入式处理器为中心，由存储器、I/O单元

2、电路、通信模块、外部设备等必要的辅助接口组成。在实际应用中，嵌入式系统硬件配置非常精简，除了微处理器和基本的外围电路以外，其余的电路可以根据需要和成本进行裁剪、定制。通常，嵌入式系统还包括人机交互界面，用于系统与人的交互。人机界面常常使用键盘、液晶屏、触摸屏等部件，以方便与人的交互操作。3.2嵌入式硬件平台概述存储器是构成嵌入式系统硬件的重要组成部分。在嵌入式系统中使用的存储器可以是内部存储器，也可以是外部存储器。嵌入式处理器工作时必须有附属电路支持。在设计其硬件电路时，常常将它们与嵌入式处理器设计成一个模块，形成处理器子系统。嵌入式处理器在功能上与通用处理器的区别在于嵌入式

3、处理器上集成了大量的I/O电路。用户在开发时，根据系统需求选择嵌入式处理器，而不是选择嵌入式处理器另外配合I/O电路。3.2嵌入式硬件平台概述第三章嵌入式硬件平台3.1引言3.2嵌入式硬件平台概述3.3总线3.4存储设备3.5I/O设备3.6通信设备3.7其它3.3总线3.3.1总线协议3.3.2DMA3.3.3总线配置3.3.4总线实例3.3.1总线协议3.3总线握手协议总线读写1．握手协议总线协议中的基本构件是四周期握手协议。总线握手的作用是控制每个总线周期中数据传送的开始和结束，从而实现两个设备间协调和配合，保证数据传送的可靠性。握手使用两根用来进行握手的电线enq（表

4、示查询）和ack（表示应答）。在握手期间，使用专用的电线来传输数据。数据握手线必须以某种方式用信号的电压变化来表明整个总线传输周期的开始和结束，以及在整个周期内每个子周期的开始和结束。3.3.1总线协议四周期握手协议2．总线读写1.2.2嵌入式系统的特点微处理器总线在握手基础上为CPU和系统其他部分建立通信。基本的总线操作包括读和写。2．总线读写1.2.2嵌入式系统的特点总线行为经常用时序图来说明，时序图表示了总线上的信号如何随时间变化。2．总线读写1.2.2嵌入式系统的特点通常可以用总线握手信号来执行突发传输。2．总线读写1.2.2嵌入式系统的特点总线事务的状态机是对时序图

5、的有效补充。当CPU决定执行一个读事务，它转换到新状态，并发给让设备正确工作的总线信号；而设备状态转换图捕获了它这一端的总线协议状态。3.3总线3.3.1总线协议3.3.2DMA3.3.3总线配置3.3.4总线实例3.3.2DMA3.3总线标准总线事务要求CPU在每个读写事务中间，解决了CPU与其他设备的信息交换问题。某些数据传输不需要CPU介入，如I/O设备和存储器之间的数据交换。要实现这类操作，就要求CPU以外的设备单元能够控制总线上的操作。存在的问题3.3.2DMA3.3总线直接存储器访问（DirectMemery－Access，DMA）是允许读写不由CPU控制的总线操

6、作。DMA使用一种称为DMA控制器的专用硬件来完成外设与存储器之间的高速数据传送。DMA控制器从CPU请求总线控制；得到控制权后，控制器能像CPU那样提供内存的地址和必要的读写控制信号，实现直接在设备和存储器之间执行读写操作。图3-7带DMA控制器的总线3.3总线3.3.1总线协议3.3.2DMA3.3.3总线配置3.3.4总线实例3.3.3总线配置3.3总线一个微处理器系统可能使用多条总线来连接设备。图3-8多总线系统3.3.3总线配置3.3总线使用这样的总线配置主要考虑到以下几个原因:高速总线通常提供较宽的数据连接。高速总线通常要更昂贵的电路和连接器，可以通过使用较慢的、

7、比较便宜的总线来降低低速设备成本。桥允许总线独立操作，因此可以在I/O操作中提供并行性。3.3总线3.3.1总线协议3.3.2DMA3.3.3总线配置3.3.4总线实例3.3.4总线实例3.3总线ARMAMBA总线系统3.3.3总线配置3.3总线使用这样的总线配置主要考虑到以下几个原因:高速总线通常提供较宽的数据连接。高速总线通常要更昂贵的电路和连接器，可以通过使用较慢的、比较便宜的总线来降低低速设备成本。桥允许总线独立操作，因此可以在I/O操作中提供并行性。图3-7带DMA控制器的总线第三章嵌入式硬件