ip核生成文件(xilinxaltera同)

ip核生成文件(xilinxaltera同)

ID:19489388

大小:584.50 KB

页数:8页

时间:2018-10-01

ip核生成文件(xilinxaltera同)_第1页
ip核生成文件(xilinxaltera同)_第2页
ip核生成文件(xilinxaltera同)_第3页
ip核生成文件(xilinxaltera同)_第4页
ip核生成文件(xilinxaltera同)_第5页
资源描述:

《ip核生成文件(xilinxaltera同)》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、IP核生成文件:(Xilinx/Altera同)IP核生成器生成ip后有两个文件对我们比较有用,假设生成了一个asyn_fifo的核,则asyn_fifo.veo给出了例化该核方式(或者在Edit->LanguageTemplate->COREGEN中找到verilog/VHDL的例化方式)。asyn_fifo.v是该核的行为模型,主要调用了xilinx行为模型库的模块,仿真时该文件也要加入工程。(在ISE中点中该核,在对应的processes窗口中运行“ViewVerilogFunctionalModel”即可查看该.v文件)。如下图所示。   

2、1.在ISE集成环境中仿真IP核IP核应该在新建的工程中进行仿真与例化;在原工程中可以例化使用,但好像不能直接对它加testbench后进行仿真。如下两图所示。     图1:直接在工程中对ip核加testbench仿真时出错 图2:新建工程单独对ip核仿真 2.在modelsim中仿真ip核a.在modelsim中编译库(Xiliinx)(1)在$Modeltech_6.0d/Xilinx_lib_tt下新建文件夹Xilinx_lib($代表安装盘符)(2)打开Modelsim->File->ChangeDiriectory,将路径指向刚才新建的

3、文件夹Xilinx_lib,这样Xilinx编译的所有库都将会在该文件夹下。(3)编译Xilinx库。在$Xilinx->verilog->src下有三个库“simprims”,“unisims”和“xilinxcorelib”。在modelsim的workpace窗口Library属性中点右键->new->library(或在File菜单下new->libary),输入库名(自定义)如Xilinx_lib_tt,这样在workpacelibrary属性下就可看到Xilinx_lib_tt了。(4)modelsim中选中compile,在弹出的对话

4、框中,library选择刚才新建的xilinx_lib_tt,查找范围为xilinx库($Xilinx/verilog/src/),如XilinxCoreLib,选中文件编译即可。b.在modelsim中加载已编译的库当要在modelsim中仿真带有ip核的设计时,需要加载对应公司的库才能仿真。仿真Xilinx公司ip核时需要在原工程文件中加入ip核的行为描述文件(<核名>.v)。如果工程文件直接包含在xilinx“XilinxCoreLib”library中,则可直接进行仿真。如果工程文件开始默认包含在“work”library中,则需要在Sim

5、ulation->StartSimulation->library中添加已编译的库,如图示。这样就可以对ip核进行仿真了。   aa.在modelsim中编译Altera的库与Xilinx方法一样  bb.在modelsim中对ip核进行仿真,与xilinx一致;首先需要在modelsim工程中加入设计文件,testbench文件以及核的行为描述文件(<核名>.v);其次,自File菜单中更改库路径指向已编译的altera库路径(否则原先编译的altera库将变为不可用,unavailable),这时原先编译的库将变为可用,然后在Simulatio

6、n->StartSimulation->library中添加库路径(同Xilinx,图4,图附3)。 图3:编译xilinx库                                 图4:加入库进行核仿真 使用modelsim进行仿真,相对在ISE或Quartus中直接调用modelsim,至少有三个好处:1. 速度快。仿真必然会不停的修改设计,每次修改设计后在ISE中需要重新综合后才能调用modelsim;而在Quartus中时间花费更多,它还要等布局布线完成了才能调用。这样每次等待是件很痛苦的事。而直接在modelsim里面仿真,修改

7、后只要重新编译即可仿真,速度要快的多。不过这样有一个坏处,那就是设计不一定是可综合的。但只要我们编程时时刻遵循可综合设计规则,培养良好的编程风格,这个缺点影响可减到最低。2. 调试方便。在ISE/Quartus中调用modelsim仿真只能看到输入输出信号,而对于设计的中间信号/变量,特别是ip核的内部信号/变量无法观测。而在modelsim中直接仿真可以观测设计中出现的任何信号/变量无和ip核内的任何信号/变量,这样我们设计的数据流向就可以很清楚的表示出来,还可以检测不同编程方式的处理效果,极大的方便了调试。3. 修改参数方便。在modelsim

8、中仿真ip核时需要将该ip核的行为描述文件加入到工程中去。修改该行为描述文件中ip核的参数可以方便的更改ip核特性。附A:

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。