结构化设计向导(architecture wizard)和ip核生成工具(core generator)

《结构化设计向导(architecture wizard)和ip核生成工具(core generator)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、结构化设计向导（ArchitectureWizard）和IP核生成工具（CoreGenerator）分别是两个独立的模块，可以单独运行，也可以在ISE集成化开发平台中作为一个整体的模块来调用。由于这两个工具的功能和输出文件基本上相同，所以可以将二者合而为一，作为一个工具来使用。当单独运行结构化设计向导时，所创建工程文件的后缀为.XAW，如图1所示。这两个工具都采用了非常友好的GUI界面，使用起来简单、方便并直观。有一点需注意，由于ArchitectureWizard和CoreGenerator工具可能会涉及某

2、些器件的“硬核”，所以当选择不同的目标器件时，涵盖的“模块”内容会不同。　  IP核生成工具是XilinxISE设计工具中的一个重要设计输入工具，它提供了大量成熟且高效的IP核为用户所用。IP核生成工具及结构化设计向导可以用来创建和生成器件中使用的各种类型及功能的模块，这些模块从简单的基本设计模块到复杂的信号处理器等一应俱全。如果设计者能够掌握该工具的使用，将会极大地缩短设计的进度，减少开发和调试的时间并避免重复设计，同时对设计的性能和质量带来较大的提升。由于CoreGenerator和Architectur

3、eWizard根据Xilinx的FPGA器件特点和结构雨设计，直接使用XilinxFPGA底层硬件原语描述，所以可充分地将FPGA的性能发挥出来，其实现结果在面积和速度上都能达到令人满意的效果。      CoreGenerator可生成的IP核在功能上分为基本模块、通信与网络模块、数字信号处理模块、数学运算功能模块、存储器模块、微处理器、控制器与外设模块、标准与协议处理模块、语音处理模块、标准总线模块，以及视频与图像处理模块等。这些功能涵盖了从基本设计单元到复杂功能样机的众多成熟设计，而且每次ISE设计工具

4、升级都会对IP核进行相应的升级。此外，Xilinx的IP设计服务中心还可提供更多的IP信息，特别是对复杂且付费的IP核使用者通过网站提供facetoface的服务。    使用CoreGenerator工具生成IP核时，根据使用者的参数将调用并产生相应的如下文件。（1）COE文件：该文件为以ASCII格式存储IP核的参数和初始值文仵，如存储器初值、FIR滤波器的系数及相关器的掩图等，可以利用IP核生成工具提供的存储器编辑器（Memory Editor）来设计存储器的初始值文件。　　该文件的格式为Keyword

5、（关键字）＝Value（数值）；     常用的关键字有“RADIX”（非存储器，如滤波器内核所使用的基数）、“MEMORY＿INITIALIZATION＿RADIX”（存储器内核所使用的基数）及“MEMORY＿INITIALIZATION＿VECTOR”（分布式和块存储器的变量）。（2）CGF文件：用于存储器编辑器生成IP核时的格式日志文件。（3）XCO文件：包含当前工程属性与IP核的参数信息，该文件既可以是输入文件，也可以是输出文件。IP核生成之后，自动产生该脚本文件。（4）XAW文件：结构化设计向导工具

6、生成的包含配置设置的二进制文件。（5）XCP文件：简化的XCO文件，包含IP核的参数信息。（6）ASY文件：原理图编辑器（ECS）的图形符号文件。（7）EDN文件：网表文件。该文件是IP核最重要的输出文件，Xilinx的实现工具将根据该网表实现IP核的映射和布局布线。（8）CoreGen.log文件：日志文件，其中包含与用户信息、版本信息、器件类型、工程属性、IP核参数和输出文件格式等相关的工程信息。（9）MIF文件：与CEO文件相似，包含存储器初值、FIR滤波器的系数和相关器的掩图等参数。（10）NGC文件

7、：设计实现后的二进制网表文件。（11）NDF文件：与NGC文件相关，为第三方综合工具提供IP核的面积利用和延时等信息。（12）V文件：仿真生成的Verilog源代码文件。（13）VEO文件：Verilog源代码，在对模块进行例化时使用。（14）VHD文件：仿真生成的VHDL源代码文件。（15）VHO文件：VHDL源代码，在对模块进行例化时使用。（16）XSF文件：第三方的Mentor设计工具提供端口和IP核参数信息。（17）Corenamepadded.edn文件：引脚文件，当生成IP核时选择[Addpads

8、]，后所生成的引脚文件。（18）Corename＿flist，txt文件：说明IP核生成器生成的所有文本文件。（19）XilinxCoreLib／*.v文件：所有IP核的Verilog仿真模型。编译后作为仿真库使用。（20）XilinxCoreLib／*.vhd文件：所有IP核的VHDL仿真模型。编译后作为仿真库使用。（21）XilinxCoreLib／*comp.vhd文件：VHDL器件声明文件。