资源描述：
《毕业论文基于fpga的qpsk调制解调电路设计与实现说明书》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、基于FPGA的QPSK调制解调电路设计与实现数字调制信号又称为键控信号,调制过程可用键控的方法由基带信号对载频信号的振幅、频率及相位进行调制,最基本的方法有3种:正交幅度调制(QAM)、频移键控(FSK)、相移键控(PSK).根据所处理的基带信号的进制不同分为二进制和多进制调制(M进制).多进制数字调制与二进制相比,其频谱利用率更高.其中QPSK(即4PSK)是MPSK(多进制相移键控)中应用最广泛的一种调制方式。1QPSK简介QPSK信号有00、01、10、11四种状态。所以,对输入的二进制序列,首先必须分组,每两位码元一组。然后根据组合情况,用载波的四种相位表征它们
2、。QPSK信号实际上是两路正交双边带信号,可由图1所示方法产生。QPSK信号是两个正交的2PSK信号的合成,所以可仿照2PSK信号的相平解调法,用两个正交的相干载波分别检测A和B两个分量,然后还原成串行二进制数字信号,即可完成QPSK信号的解调,解调过程如图2所示。40图1QPSK信号调制原理图图2QPSK信号解调原理图2QPSK调制电路的FPGA实现及仿真2.1基于FPGA的QPSK调制电路方框图基带信号通过串/并转换器得到2位并行信号,,四选一开关根据该数据,选择载波对应的相位进行输出,即得到调制信号,调制框图如图3所示。图3QPSK调制电路框图系统顶层框图如下40
3、图中输入信号clk为调制模块时钟，start为调制模块的使能信号，x为基带信号，y是qpsk调制信号的输出端，carrier【3..0】为4种不同相位的载波，其相位非别为0、90、180、270度，锁相环模块用来进行相位调节，用来模拟通信系统中发送时钟与接收时钟的不同步start1为解调模块的使能信号。y2为解调信号的输出端。2.2调制电路VHDL程序程序说明信号yy载波相位载波波形载波符号“00”0°f3“01”90°f2“10”180°f1“11”270°f040libraryieee;useieee.std_logic_arith.all;useieee.std_
4、logic_1164.all;useieee.std_logic_unsigned.all;entityPL_MPSKisport(clk:instd_logic;--系统时钟start:instd_logic;--开始调制信号x:instd_logic;--基带信号y:outstd_logic;carrier:outstd_logic_vector(3downto0);xxx:outstd_logic_vector(1downto0));--调制信号endPL_MPSK;architecturebehavofPL_MPSKissignalq:integerrange0
5、to7;--计数器signalss:std_logic_vector(1downto0);--中间寄存器signalyy:std_logic_vector(1downto0);--2位并行码寄存器signalxx:std_logic_vector(1downto0);signalf:std_logic_vector(3downto0);--载波fbeginprocess(clk)--通过对clk分频，得到4种相位；并完成基带信号的串并转换40beginifclk'eventandclk='1'thenifstart='0'thenq<=0;elsifq=0thenq<=
6、1;f(3)<='1';f(1)<='0';xx(1)<=x;yy<=xx;elsifq=2thenq<=3;f(2)<='0';f(0)<='1';elsifq=4thenq<=5;f(3)<='0';f(1)<='1';xx(0)<=x;elsifq=6thenq<=7;f(2)<='1';f(0)<='0';elseq<=q+1;endif;endif;--ss<=yy;xxx<=yy;endprocess;y<=f(0)whenyy="11"elsef(1)whenyy="10"elsef(2)whenyy="01"elsef(3)whenyy="00";40-
7、-根据yy寄存器数据，输出对应的载波carrier<=f;endbehav;在quartusii下的仿真结果总体结果如下图所示局部放大图如下3QPSK解调电路的FPGA实现及仿真3.1QPSK解调电路方框图40当调制为低电平时,译码器1根据记数器输出值,送入加法器相应的数据。加法器把运算结果送到寄存器,译码器2根据寄存器数据通过译码,输出两位并行信号,该信号再通过并/串转换即可得到解调后的基带信号,调制框图如图4所示。图4QPSK解调电路框图3.2解调电路VHDL程序libraryieee;useieee.std_logic_arith.
