8位risc微处理器设计与仿真

8位risc微处理器设计与仿真

ID:18339508

大小:2.06 MB

页数:58页

时间:2018-09-17

8位risc微处理器设计与仿真_第1页
8位risc微处理器设计与仿真_第2页
8位risc微处理器设计与仿真_第3页
8位risc微处理器设计与仿真_第4页
8位risc微处理器设计与仿真_第5页
资源描述:

《8位risc微处理器设计与仿真》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、本科学生毕业论文论文题目:8位RISC微处理器设计与仿真学院:电子工程学院年级:2008级专业:集成电路设计与集成系统姓名:学号:指导教师:2012年5月12日摘要CPU即中央处理单元的英文缩写,它是计算机的核心部件。计算机进行信息处理可分为将数据和程序(即指令序列)输入到计算机的存储器中和从第一条指令的地址起开始执行该程序,得到所需结果,结束运行。CPU的作用是协调并控制计算机的各个部件执行程序的指令序列,使其有条不紊地进行。因此它必须具有取指令、分析指令、执行指令的功能。RISC(reducedinstructionsetcomputer,精简指令集计

2、算机)是一种执行较少类型计算机指令的微处理器。不过它虽然容易,却也不失CPU的基本功能和结构。本文对RSICCPU的结构、实现进行了讨论,详细介绍了如何设计RSICCPU,并且立足于RSICCPU设计实例,用VerilogHDL语言编写了模块,以EDA工具QuartusII进行仿真,全面而系统地介绍了RSICCPU设计设计实例从模块划分、设计输入、功能仿真、逻辑综合、时序仿真等各环节的流程和方法。同时本CPU的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想。关键词RISCCPU;VerilogHDL;功能仿真IAbstractCPUis

3、thetheacronymofCentralPressingUnit.itisthecentreofcomputer.Therearetwoparts:takingthedataandprogram(order-array)putinthecomputerandcarryouttheprogramfromthefirstorder,receivetheresult,thenfinishtherunning.ThefunctionofCPUiscoordinationandcontroleveryparttocarryouttheorder,makeitgo

4、well,sotheCPUareprovidedwiththefunctionofgetanalyseandcarryouttheorder.RISC(reducedinstructionsetcomputer)CUPmeansthatmaketheCPUassimpleaspossible,itissimple,butitisprovidedwithfunctionandconstractionasaCPU,ThispaperdiscussestheconstructionofRISCCPUandintroduceshowtodesignaRISCCPU

5、.Thenthepaperfocusesonan8bitsRISCCPU.CombinedwithEDAtools——QuartusIIsimulationtoolitcomprehensivelyandsystemataciallyintroducestheflowandmethodologyofRISCCPUdesignwhichisfrommodulepartition,designimport,functionsimulation,logicsynthesis,timingsimulation.Atthesametime,theconstructi

6、onofCPUandfunctionofpartwiththedesignideologyfrometoptobottom.KeywordsRISCCPU;VerilogHDL;FunctionSimulationI目录摘要IAbstractII前言1第一章CPU与RISCCPU21.1CPU概述21.1.1基本原理21.1.2基本结构21.2CPU发展与前景31.2.1CPU的发展史31.2.2CPU多核的必然31.3RISCCPU介绍41.4本章小结4第二章语言与操作工具的概述52.1VerilogHDL语言概述52.1.1HDL概念与发展史52.1.

7、2VerilogHDL语言特点52.2QuartusII概述62.2.1QuartusII概念与发展史72.2.2QuartusII特点72.3本章小结7第三章RISCCPU结构93.1RISCCPU各个子模块的功能和设计思想93.1.1RISCCPU寻址方式和指令系统103.1.2时钟发生器103.1.3指令寄存器123.1.4累加器143.1.5算术运算器163.1.6数据控制器173.1.7地址多路器183.1.8程序计数器193.1.9状态控制器213.2外围模块243.2.1地址译码器253.2.2RAM273.2.3ROM283.3本章小结30

8、第四章RISCCPU功能验证314.1RISCCPU操作和时序31

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。