探析16位risc微处理器在fpga上的设计与实现

探析16位risc微处理器在fpga上的设计与实现

ID:35131241

大小:2.78 MB

页数:66页

时间:2019-03-19

探析16位risc微处理器在fpga上的设计与实现_第1页
探析16位risc微处理器在fpga上的设计与实现_第2页
探析16位risc微处理器在fpga上的设计与实现_第3页
探析16位risc微处理器在fpga上的设计与实现_第4页
探析16位risc微处理器在fpga上的设计与实现_第5页
资源描述:

《探析16位risc微处理器在fpga上的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、分类号密级UDC编号桂林电子科技大学硕士学位论文题目16位RISC微处理器在FPGA上的设计与实现(英文)DesignandImplementationof16-BitRISCMicroprocessorwithFPGA研究生姓名:李强指导教师姓名、职务:潘明副教授申请学位门类:工学硕士学科、专业:控制理论与控制工程提交论文日期:2006年4月论文答辩日期:2006年6月年月日万方数据独创性(或创新性)声明本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文

2、中不包含其他人已经发表或撰写过的研究成果;也不包含为获得桂林电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处,本人承担一切相关责任。本人签名:日期:关于论文使用授权的说明本人完全了解桂林电子科技大学有关保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权单位属桂林电子科技大学。本人保证毕业离校后,发表论文或使用论文工作成果时署名单位仍然为桂林电子科技大学。学校有权保留送交论文的复印件,允许查阅和借阅论文;

3、学校可以公布论文的全部或部分内容,可以允许采用影印、缩印或其它复制手段保存论文。(保密的论文在解密后遵守此规定)本学位论文属于保密在____年解密后适用本授权书。本人签名:日期:导师签名:日期:万方数据摘要FPGA/CPLD(现场可编程门阵列/复杂可编程逻辑器件)、DSP(数字信号处理器)和微处理器被称为未来数字电路系统的3块基石。微处理器,特别是嵌入式微处理器的设计实现以其低功耗、高性能的特征发展迅速。精简指令集微处理器(RISCCPU)作为嵌入式系统业已成为SOPC(可编程片上系统)研究与开发的技术热点。本文用VHDL语言设计了一个

4、基于FPGA的16位精简指令集微处理器,具体研究工作包括硬件描述语言VHDL及微处理器设计理论的学习,并在此基础上按照自顶向下的设计原则完成了微处理器的系统级设计、微处理器各模块算法级设计及RTL级设计,并对微处理器的RTL级代码进行了软件仿真及硬件FPGA验证。针对嵌入式微处理器的特点,在设计中采用了先进的哈佛总线结构,嵌入了快速的硬件乘法器和除法器,集成了一个256byte的内部数据存储器RAM,用硬布线逻辑方法设计快速的控制器,具有较强的中断和异常处理能力。本文的微处理器设计实现了系统级设计的所有功能,并且其性能也在EDA软件平台

5、及FPGA硬件平台上得到验证。通过本文的研究,为日后进行更大规模更强性能的微处理器设计打下了良好的基础,也可为其他设计提供有益的参考。关键词:RISC微处理器FPGASOPC仿真验证I万方数据AbstractFPGA/CPLD、DSPandmicroprocessorarecalledthreecornerstonesinthefuturecircuitsystem.Agreatprogresshasbeenmadeinthedesignofmicroprocessor,especiallyembeddedmicroprocessor,

6、thankstoit’slowpowerconsumptionandhighperformance.TheresearchanddevelopmentofRISCmicroprocessor,asembeddedsystem,attendsmanyattentionstothedevelopmentofSOPC.A16-bitRISCmicroprocessorisdesignedinthethesisusingVHDL.Theresearchmainlyincludesthestudyofhardwaredescriptionlang

7、uage—VHDLandtheoryofmicroprocessordesign.Thesystem-leveldesignofthemicroprocessor,whichfollowstheprincipleofTop-To-Down,iscompletedbasedonit.Thedesignofallthefunctionalmodules,thealgorithm-levelandtheRTL-level,areperformed.Allthecodesofthedesignaresimulatedbysoftwareandv

8、alidatedbyFPGAdevice.Consideringthefeaturesoftheembeddedmicroprocessor,theadvancedHarvardbusstructureis

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。