基于cd4046锁相环的频率合成器设计

基于cd4046锁相环的频率合成器设计

ID:17872161

大小:265.92 KB

页数:14页

时间:2018-09-07

基于cd4046锁相环的频率合成器设计_第1页
基于cd4046锁相环的频率合成器设计_第2页
基于cd4046锁相环的频率合成器设计_第3页
基于cd4046锁相环的频率合成器设计_第4页
基于cd4046锁相环的频率合成器设计_第5页
资源描述:

《基于cd4046锁相环的频率合成器设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、集成电路课程设计——基于锁相环的频率合成器的设计学院:物理与信息工程学院班级:2010级信通工程2班姓名:李文(111000218)同组:汪艺彬(111000228)14基于锁相环的频率合成器的设计一、设计和制作任务1.确定电路形式,画出电路图。2.计算电路元件参数并选取元件。3.组装焊接电路。4.调试并测量电路性能。5.写出课程设计报告书二、主要技术指标1.频率步进100Hz2.频率稳定度=100Hz3.电源电压Vcc=10V4.频率输出范围700.00KHz-799.90KHz三、确定电路组成方案原理框图(图1)如下,锁相环路对稳定度的参考振动器

2、锁定,环内串接可编程的分频器,通过改变分频器的分配比N,从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1,经固定分频后(M分频)得到基准频率f2,输入锁相环的相位比较器(PC)。锁相环的VCO输出信号经可编程分频器(N分频)后输入到PC的另一端,这两个信号进行相位比较,当锁相环路锁定后得到:f1/M=f2=f3/N=f4故f3=Nf2(f2为基准频率)当N变化时,或者N/M变化时,就可以得到一系列的输出频率f3。142M晶振(f1)M分频(f2)相位比较器低通滤波器N分频(f4)压控振荡器(f3)图1原理框图四、设计方法(一)、振荡源的

3、设计用CMOS4069六反相器的三个与非门和2M晶体组成2MHz振荡器,如图。图中Rf1使F1工作于线性放大区。晶体的等效电感,C1、C2构成谐振回路。C1、C2可利用器件的分布电容不另接。(二)、100HZ标准信号源设计(即M分频的设计)本次课程设计采用的是2M的晶振,最终需要的是100HZ的标准信号,因此中间需要设计个20000分频的分频器,即M=20000.14首先利用的双D触发器74HC74的其中一个D触发器构成二分频电路,把2M的输入进行二分频得到1M的输出。根据4518的输出波形图,可以看出4518包含二分频、四分频、十分频,用二片CD4

4、518(共4个计数器)组成一个10000分频器,也就是四个十分频器,这样就可把1MHz的晶振信号变成100Hz的标准信号。如下图所示:(三)、N分频的设计根据本次课程设计的要求,需设计一个N=7000-7999的分频计。通过方案的比较采用四块CD4522构成。CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端,Q1—Q4是计数器输出端,其余控制端的功能如下:14PE(3)=1时,D1—D4值置进计数器EN(4)=0,且CP(6)时,计数器(Q1—Q4)减计数;CF(13)=1且计数器(Q1—Q4)减到0时,QC(1

5、2)=1Cr(10)=1时,计数器清零。信号输出单片4522分频器,拨盘开关为BCD码开关,如当数据窗口显示3时则A和1,2相连;当显示5时,则A和14相连,其余类推。4个100K电阻用来保证当拨盘开关为某脚不和A相连,也就是悬空时,为低电平。工作过程是这样的:设拨盘开关拨到N,当某时刻PE(3)=1,则N置到IC内的计数器中,下一个CP来时,计数器减计数变为N-1,……,一直到第N个CP来时,计数器为0。这时由于CF(13)=1,所以QC(12)=1,也即PE(3)=1又恢复到开始状态,开始一个新的循环。很显然,每来个N个CP,QC(12)就会出现

6、一个高电平,也就是QC(12)应是CP的N分频信号。这样一块CD4522和四位拨码开关就可以构成1-9的分频效果。采用四块CD4522,分别对应千百十个位就可以通过拨盘开关的数值是多少,得到对应数值的分频器。由于千位保持7不变,便将CD4522的14,11,5号角置高。14信号输入图21——999分频器五、锁相环参数设计本设计中,M固定,N可变。基准频率f2定为100Hz,改变N值,使N=7001~7999,则可产生f2=700.1KHz—799.9KHz的频率范围。锁相环锁存范围:fmax=800.00KHzfmin=700.00KHz则fmax/

7、fmin=1.1使用相位比较器PC2(1)若R2≠∞,则由fmax/fmin=1.1。由figure7大概确定R2/R1的值约为1选定R1=100KΩ,可得R2=100KΩ。选定Vdd=10v,参照figure6与fmin=700kHz可求出C1=2*10-4uF14(2)若R2=∞,由fo=fmax/2=400KHz,参照figure5并选定Vdd=10v,可得C1=10-4uF又2fc=fmax+fmin=1.5MHz,2fl=fmax-fmin=100kHz,T1=R3*C2最终算出R3*C2=2π*fl/(2πfc)2=0.35uF令R3=1

8、00Ω,则C2≈35pF实际实验参数为:R3=470ΩC2=30PF六、电路板制作14在制作电路板之前,要先

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。