基于cd4046锁相环的频率合成器设计与制作

基于cd4046锁相环的频率合成器设计与制作

ID:951292

大小:1.36 MB

页数:22页

时间:2017-10-07

基于cd4046锁相环的频率合成器设计与制作_第1页
基于cd4046锁相环的频率合成器设计与制作_第2页
基于cd4046锁相环的频率合成器设计与制作_第3页
基于cd4046锁相环的频率合成器设计与制作_第4页
基于cd4046锁相环的频率合成器设计与制作_第5页
资源描述:

《基于cd4046锁相环的频率合成器设计与制作》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、南京信息职业技术学院电子产品设计报告作者高清国学号11011P21系部电子信息学院专业电子信息工程技术题目数字频率合成器的设计与制作指导教师李玲完成时间:2012年10月25日电子产品设计报告摘要(题目):数字频率合成器的设计与制作摘要:频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率,由此导出多个或大量的输出频率,这些输出的准确度与稳定度与参考频率是一致的。在通信、雷达、测控、仪器表等电子系统中有广泛的应用。频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式,前

2、两种属于开环系统,因此是有频率转换时间短,分辨率较高等优点,而锁相频率合成器是一种闭环系统,其频率转换时间和分辨率均不如前两种好,但其结构简单,成本低。并且输出频率的准确度不逊色与前两种,因此采用锁相频率合成。锁相式频率合成器是利用锁相环(PLL)窄带跟踪特性来得到不同的频率。关键词:分频;锁相环;频率合成。目录1引言11.1设计指标:11.2设计要求:11.3制作要求:12数字频率合成器的组成及工作原理12.1数字频率合成器的组成12.2锁相环路的工作原理22.3参考振荡器的工作原理52.4参考分频器的工

3、作原理62.5可变分频器和分频比控制器的工作原理72.6消抖动电路的工作原理92.7数码显示电路的工作原理93数字频率合成器的设计103.1数字频率合成器系统设计框图103.2元器件选择和参数计算114电路的调试与数据分析144.2调试仪器144.2调试的步骤14结论15参考文献16附录A17附录B18附录C191引言将一个或几个标准频率,经过加、减、乘、除四则运算,变成具有同~稳定度和准确度的多个所需频率的技术称为频率合成技术。频率合成器是现代通信设备的重要组成部分,频率合成技术是将一个高稳定度和高准确度

4、的基准频率经过四则运算,产生同样稳定度和准确度的任意频率。锁相式频率合成器,其优点是可以实现任意频率和带宽的频率合成,具有极低的相位噪声和杂散。是目前应用最为广泛的一种频率合成方法。1.1设计指标:1.1.1要求频率合成器输出的频率范围;1.1.2频率间隔为;1.1.3基准频率采用晶体振荡频率,要求用数字电路设计,频率稳定度应优于;1.1.4数字显示输出频率;1.1.5频率调节采用计数方式,电路设计中要求有消抖动设计。1.2设计要求:1.1.6要求设计出数字锁相式频率合成器的电路。1.1.7数字锁相式频率合

5、成器的各部分参数计算和器件选择。1.1.8数字锁相式频率合成器的仿真与调试。1.3制作要求:1.3.1自行装配和调试,并能发现问题解决问题。测试主要参数:包括晶体振荡器输出频率;1/M分频器输出频率;1/N可编程分频器的测试;锁相环的捕捉带和同步带测试。2数字频率合成器的组成及工作原理2.1数字频率合成器的组成19数字锁相式频率合成器根据信道间隔和工作频率可分为直接式频率合成器和吞脉冲式频率合成器。典型的直接式频率合成器组成框图如图1-1所示。它由参考振荡器、参考分频器、鉴相器(PD)、环路滤波器(LF)、

6、压控振荡器(VCO)和可编程分频器等部分组成。 直接式频率合成器(图1-1)其中,,。2.2锁相环路的工作原理锁相环(PLL)是一个相位误差控制系统,利用反馈控制原理实现频率及相位的同步技术。锁相环通过比较输入信号和压控振荡器输出频率之间的相位差,产生误差控制电压来调整压控振荡器的频率,以达到与输入信号同频。2.2.1锁相环路的组成:锁相环路的基本组成框图如图4-2所示。它由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部分组成。其中,PD和LF构成反馈控制器,而VCO就是它的控制对象。锁相环路

7、的基本组成框图(1-2)2.2.2锁相环路的基本特性:192.2.2.1捕捉与锁定特性:若锁相环路原本处于失锁状态,由于环路的调节作用,最终进入锁定状态,这一过程,称环路捕捉过程。在没有干扰的情况下,环路一经锁定,其输出信号频率等于输入信号频率。2.2.2.2自动跟踪特性:若环路原本处于锁定状态,由于温度或电源电压的变化,使VCO输出频率变化,或者输入信号频率变化,通过环路自动相位控制作用,使VCO相位(频率)不断跟踪输入信号的相位(频率),这个过程称跟踪过程,或同步过程。 2.2.2.3锁相环路的捕捉带与

8、同步带环路能捕捉的最大起始频差范围称捕捉带或捕捉范围,记作ΔfP。 环路所能跟踪的最大频率范围称同步带,记作ΔfH。 当Df0>DfP时,环路将不能锁定。 当Df0>DfH时,环路将不能跟踪。 一般有DfH>DfP。 2.2.3常用集成锁相环路CD4046简介:CD4046是通用的CMOS锁相环集成电路,其特点是电源电压范围宽(为3V-18V),输入阻抗高(约100MΩ),动态功耗小,在中心频率f0为10kHz下

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。