电子抢答器设计与制作第五次实验设计0083075

电子抢答器设计与制作第五次实验设计0083075

ID:1755941

大小:700.00 KB

页数:10页

时间:2017-11-13

电子抢答器设计与制作第五次实验设计0083075_第1页
电子抢答器设计与制作第五次实验设计0083075_第2页
电子抢答器设计与制作第五次实验设计0083075_第3页
电子抢答器设计与制作第五次实验设计0083075_第4页
电子抢答器设计与制作第五次实验设计0083075_第5页
资源描述:

《电子抢答器设计与制作第五次实验设计0083075》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、一、实验目的运用所学知识设计制作一个八路抢答器,使学生掌握数字电路设计的基本方法,巩固他们所学的知识,增强实践能力。二、实验要求使用VHDL或Proteus(软件仿真)或集成芯片(硬件)设计一个八路抢答器,尽量使其具有以下功能:(1)抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S0~S7表示。(2)设置一个系统清除和抢答控制开关S,该开关由主持人控制。(3)抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在LED数码管上显示,同时扬声器发出报警声响提示。选手抢答实行优先锁存,优先抢

2、答选手的编号一直保持到主持人将系统清除为止。(4)抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如30秒)。当主持人启动"开始"键后,定时器进行减计时,同时扬声器发出短暂的声响,声响持续的时间0.5秒左右。(5)参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。(6)如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00。三、工作原理1、主要器件:CD4511,数码管,74LS00,74LS1

3、0,74LS04,74LS192,NE555①4511CD4511是一个用于驱动共阴极LED(数码管)显示器的BCD码—七段码译码器,特点:具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。BI:4脚是消隐输入控制端,当BI=0时,不管其它输入端状态如何,七段数码管均处于熄灭(消隐)状态,不显示数字。LT:3脚是测试输入端,当BI=1,LT=0时,译码输出全为1,不管输入DCBA状态如何,七段均发亮,显示“8”。它主要用来检测数码管是否损坏。L

4、E:锁定控制端,当LE=0时,允许译码输出。LE=1时译码器是锁定保持状态,译码器输出被保持在LE=0时的数值。A1、A2、A3、A4、为8421BCD码输入端。a、b、c、d、e、f、g:为译码输出端,输出为高电平1有效。这个表显示的数字可以通过数码管显示出来。由于CD4511是一个用于驱动共阴极LED(数码管)。也就是说a、b、c、d、e、f、g与数码管的a、b、c、d、e、f、g相对应。输出为高电平1时,数码管的相对应的二极管就会亮,所有高电平组合完后,就可以得到我们想的数字。74LS00四2输

5、入与非门引出端符号1A-4A,1B-4B输入端1Y-4Y输出端双列直插封装:功能表:输入输出ABY00101110111074LS10三3输入与非门引出端符号1A-3A输入端1B-3B输入端1C-3C输入端1Y-4Y输出端双列直插封装:功能表:输入输出ABCY010101111074LS04六反向器引出端符号1A-6A输入端1Y-6Y输出端双列直插封装:逻辑功能:74LS192十进制同步加/减计数器(双时钟)逻辑符号:192为可预置的十进制同步加/减计数器,共有54192/74192,54LS192/

6、74LS192两种线路结构形式。192的清除端是异步的。当清除端(MR)为高电平时,不管时钟端(CPD、CPU)状态如何,即可完成清除功能。192的预置是异步的。当置入控制端()为低电平时,不管时钟CP的状态如何,输出端(Q0~Q3)即可预置成与数据输入端(P0~P3)相一致的状态。192的计数是同步的,靠CPD、CPU同时加在4个触发器上而实现。在CPD、CPU上升沿作用下Q0~Q3同时变化,从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD或CPU,此时另一个时钟应为高电

7、平。当计数上溢出时,进位输出端()输出一个低电平脉冲,其宽度为CPU低电平部分的低电平脉冲;当计数下溢出时,错位输出端()输出一个低电平脉冲,其宽度为CPD低电平部分的低电平脉冲。当把和U分别连接后一级的CPD、CPU,即可进行级联。双列直插封装:引出端符号错位输出端(低电平有效)进位输出端(低电平有效)CPD减计数时钟输入端(上升沿有效)CPU加计数时钟输入端(上升沿有效)MR异步清除端P0~P3并行数据输入端异步并行置入控制端(低电平有效)Q0~Q3输出端NE555NE555的特点有:1.只需简单

8、的电阻器、电容器,即可完成特定的振荡延时作用。其延时范围极广,可由几微秒至几小时之久。2.它的操作电源电压范围极大,可与TTL,CMOS等逻辑电路配合,也就是它的输出准位及输入触发准位,均能与这些逻辑系列的高、低态组合。3.其输出端的供给电流大,可直接推动多种自动控制的负载。4.它的计时精确度高、温度稳定度佳,且价格便宜。5.静态电流最大值VCC=5V,RL=∞=6mAVCC=15V,RL=∞=15mANE555引脚位功能配置说明下:Pin1(接地)-地

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。