数字钟第六次实验设计0083075

数字钟第六次实验设计0083075

ID:47657403

大小:832.00 KB

页数:11页

时间:2019-10-17

数字钟第六次实验设计0083075_第1页
数字钟第六次实验设计0083075_第2页
数字钟第六次实验设计0083075_第3页
数字钟第六次实验设计0083075_第4页
数字钟第六次实验设计0083075_第5页
资源描述:

《数字钟第六次实验设计0083075》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、一、实验目的使用时序逻辑器件设计一个简易数字钟,熟悉时序逻辑电路的特点,深刻掌握时序的特点,学会使用逻辑器件搭建任意进制计数器。二、实验要求使用Proteus(软件仿真)或集成芯片(硬件)设计一个简易数字钟,尽量使其具时钟一样的计时功能,有定点闹铃功能,校时功能。三、工作原理1、主要器件:74LS20,74LS08,数码管,74LS00,74LS04,74LS192,NE555(1)74LS19274LS192十进制同步加/减计数器(双时钟)逻辑符号:192为可预置的十进制同步加/减计数器,共有54192/74192,54LS192/74LS192两种

2、线路结构形式。192的清除端是异步的。当清除端(MR)为高电平时,不管时钟端(CPD、CPU)状态如何,即可完成清除功能。192的预置是异步的。当置入控制端()为低电平时,不管时钟CP的状态如何,输出端(Q0~Q3)即可预置成与数据输入端(P0~P3)相一致的状态。192的计数是同步的,靠CPD、CPU同时加在4个触发器上而实现。在CPD、CPU上升沿作用下Q0~Q3同时变化,从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD或CPU,此时另一个时钟应为高电平。当计数上溢出时,进位输出端()输出一个低电平脉冲,其宽度为CPU低

3、电平部分的低电平脉冲;当计数下溢出时,错位输出端()输出一个低电平脉冲,其宽度为CPD低电平部分的低电平脉冲。当把和U分别连接后一级的CPD、CPU,即可进行级联。双列直插封装:引出端符号错位输出端(低电平有效)进位输出端(低电平有效)CPD减计数时钟输入端(上升沿有效)CPU加计数时钟输入端(上升沿有效)MR异步清除端P0~P3并行数据输入端异步并行置入控制端(低电平有效)Q0~Q3输出端(2)74LS00四2输入与非门引出端符号1A-4A,1B-4B输入端1Y-4Y输出端双列直插封装:功能表:输入输出ABY001011101110(3)74LS04

4、六反向器引出端符号1A-6A输入端1Y-6Y输出端双列直插封装:逻辑功能:(4)NE555NE555的特点有:1.只需简单的电阻器、电容器,即可完成特定的振荡延时作用。其延时范围极广,可由几微秒至几小时之久。2.它的操作电源电压范围极大,可与TTL,CMOS等逻辑电路配合,也就是它的输出准位及输入触发准位,均能与这些逻辑系列的高、低态组合。3.其输出端的供给电流大,可直接推动多种自动控制的负载。4.它的计时精确度高、温度稳定度佳,且价格便宜。5.静态电流最大值VCC=5V,RL=∞=6mAVCC=15V,RL=∞=15mANE555引脚位功能配置说明下

5、:Pin1(接地)-地线(或共同接地),通常被连接到电路共同接地。Pin2(触发点)-这个脚位是触发NE555使其启动它的时间周期。触发信号上缘电压须大于2/3VCC,下缘须低于1/3VCC。Pin3(输出)-当时间周期开始555的输出输出脚位,移至比电源电压少1.7伏的高电位。周期的结束输出回到O伏左右的低电位。于高电位时的最大输出电流大约200mA。Pin4(重置)-一个低逻辑电位送至这个脚位时会重置定时器和使输出回到一个低电位。它通常被接到正电源或忽略不用。Pin5(控制)-这个接脚准许由外部电压改变触发和闸限电压。当计时器经营在稳定或振荡的运作

6、方式下,这输入能用来改变或调整输出频率。Pin6(重置锁定)-Pin6重置锁定并使输出呈低态。当这个接脚的电压从1/3VCC电压以下移至2/3VCC以上时启动这个动作。Pin7(放电)-这个接脚和主要的输出接脚有相同的电流输出能力,当输出为ON时为LOW,对地为低阻抗,当输出为OFF时为HIGH,对地为高阻抗。Pin8(V+)-这是555个计时器IC的正电源电压端。供应电压的范围是+4.5伏特(最小值)至+16伏特(最大值)。2.总电路图:该电路实现了时间计数功能,校时功能,以及闹铃功能。如图1示图1简易数字钟电路3、分电路分析:(1)1HZ脉冲和30

7、0HZ产生部分电路及原理:图2555脉冲产生电路通过NE555组成时钟脉冲方波发生器如图2示,其输出脉冲为:其中1HZ脉冲驱动秒计数,300HZ驱动闹钟时的喇叭发声。(2)时间计数部分秒钟部分采用74LS192组成60进制计数器,如图3:图3秒钟60进制计数原理图即:U2以10进制计数,每当U2计数到0的时候U1加1,U1则以6进制计数,每当U1计数到0时,图4的U4进1,分钟加1。分钟计数部分跟秒钟计数一样,采用60进制计数,如图4:当U4计数到0时向U5进1,U5计数器加1;U5以6进制计数,当计数到0时向时位进位,U6计数器加1,小时加1.小时位

8、为24进制计数,U7、U6以24进制计数,当其计数到23时,低位再向它进位1次,就变成00。如

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。