基于vhdl语言的交通灯设计(dea)

《基于vhdl语言的交通灯设计(dea)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、交通信号控制器的VHDL的设计1.设计任务模拟十字路口交通信号灯的工作过程，利用实验板上的两组红、黄、绿LED作为交通信号灯，设计一个交通信号灯控制器，示意图如图1-1所示。要求：（1）交通灯从绿变红时，有4秒黄灯亮的间隔时间；（2）交通灯红变绿是直接进行的，没有间隔时间；（3）主干道上的绿灯时间为40秒，支干道的绿灯时间为20秒；（4）在任意时间，显示每个状态到该状态结束所需的时间。支干道主干道图1-1路口交通管理示意图表1-1交通信号灯的4种状态ABCD主干道交通灯绿（40秒）黄（4秒）红（20秒）红（4秒）支干道交通灯红红绿黄2.设计要求采用VH

2、DL语言编写程序，并在QuartusII工具平台中进行开发，下载到EDA实验箱进行验证。编写设计报告，要求包括方案选择、程序清单、调试过程、测试结果及心得体会。3.设计方案状态寄存器秒脉冲信号发生器计数器CLK时间显示数据输出次态发生器信号灯输出信号信号灯输出图3-1交通信号灯控制器程序原理框图进程将CLK信号分频后产生1秒信号，然后构成两个带有预置数功能的十进制计数器，并产生允许十位计数器计数的控制信号。状态寄存器实现状态转换和产生状态转换的控制信号，下个模块产生次态信号和信号灯输出信号，以及每一个状态的时间值。经过五个模块的处理，使时间计数、红绿灯

3、显示能够正常运行。程序原理图如图3-1所示。4.各模块具体设计4.1顶层文件的设计顶层文件的原理图可以依据系统的框图进行，由控制模块JTD_CTRL、计时模块JTD_TIME、译码驱动模块JTD_LIGHT、显示模块JTD_DIS和分频模块JTD_FQU五部分组成，其顶层原理图文件如图3-1所示。图4-1交通灯顶层文件原理图顶层模块的程序如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYTR

4、AFFICISPORT(CLK1K,CLR:INSTD_LOGIC;M:INSTD_LOGIC_VECTOR(2DOWNTO0);LED:OUTSTD_LOGIC_VECTOR(6DOWNTO0);SEL:OUTSTD_LOGIC_VECTOR(2DOWNTO0);ABL:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDTRAFFIC;ARCHITECTUREBEHAVEOFTRAFFICISCOMPONENTJTD_FQUIS--分频器元件的例化PORT(CLK1K:INSTD_LOGIC;CLK:OUTSTD_LOGIC);EN

5、DCOMPONENT;COMPONENTJTD_DISIS--数码显示的元件例化PORT(CLK1K,CLK,CLR:INSTD_LOGIC;M:INSTD_LOGIC_VECTOR(2DOWNTO0);AT,BT:INSTD_LOGIC_VECTOR(7DOWNTO0);LED:OUTSTD_LOGIC_VECTOR(6DOWNTO0);SEL:OUTSTD_LOGIC_VECTOR(2DOWNTO0));ENDCOMPONENT;COMPONENTJTD_LIGHTIS--译码驱动的元件例化PORT(CLR:INSTD_LOGIC;M,S:INST

6、D_LOGIC_VECTOR(2DOWNTO0);ABL:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDCOMPONENT;COMPONENTJTD_TIMEIS--计时元件的例化PORT(CLK,CLR:INSTD_LOGIC;M,S:INSTD_LOGIC_VECTOR(2DOWNTO0);AT,BT:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDCOMPONENT;COMPONENTJTD_CTRLIS--控制模块的元件例化PORT(CLK,CLR:INSTD_LOGIC;AT,BT:INSTD_LOG

7、IC_VECTOR(7DOWNTO0);M:INSTD_LOGIC_VECTOR(2DOWNTO0);S:OUTSTD_LOGIC_VECTOR(2DOWNTO0));ENDCOMPONENT;SIGNALCLK:STD_LOGIC;SIGNALAT:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALBT:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALS:STD_LOGIC_VECTOR(2DOWNTO0);BEGINU1:JTD_FQUPORTMAP(--名字关联方式赋值CLK1K=>CLK1K,CLK=>CLK)

8、;U2:JTD_TIMEPORTMAP(CLR=>CLR,AT=>AT,BT=>BT,CLK=