基于vhdl的1、100计时电路的设计与仿真

《基于vhdl的1、100计时电路的设计与仿真》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于VHDL的1/100计时电路的设计与仿真学号：1405446基于VHDL的1/100计时电路的设计与仿真作者：赵军指导老师：江晋剑摘要：VHDL语言是一种标准的硬件电路设计语言，目前VHDL语言成为广大电路设计人员设计数字系统首选的开发工具。本文首先简要介绍了VHDL语言和1/100计时电路的结构，然后基于VHDL语言的编程与实际应用技巧来设计1/100计时电路，以ALTERA公司的系列芯片和相应的开发软件MAX+PLUSII为开发环境，在此环境下设计该计时电路，最后通过该软件仿真出时序图实现预定功能。关键词：VHDL，计时电路，时序图，MAX+PLUSII1﹑引言1.1VHDL

2、语言现状随着电子技术的发展，当前数字系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展。推动该潮流迅猛发展的引擎就是日趋进步和完善的ASIC设计技术。目前数字系统的设计可以直接面向用户需求，根据系统的行为和功能要求，自上至下地逐层完成相应的描述、综合、优化、仿真与验证，直到生成器件。上述设计过程除了系统行为和功能描述以外，其余所有的设计过程几乎都可以用计算机来自动地完成，也就是说做到了电子设计自动化(EDA)。这样做可以大大地缩短系统的设计周期，以适应当今品种多、批量小的电子市场的需求，提高产品的竞争能力。电子设计自动化的关键技术之一是要求用形式化方法来描述数字系统的硬件电路，

3、即要用所谓硬件描述语言来描述硬件电路[1]。所以硬件描述语言来及相关的仿真、综合等技术的研究是当今电子自动化领域的一个重要课题。硬件描述语言的发展至今已有几十年的历史，并成功地应用到系统的仿真、验证和设计综合等方面。硬件描述语言VHDL是对数字系统进行抽象的行为与功能描述到具体的内部线路结构描述，利用EDA工具可以在电子设计的各个阶段、各个层系进行计算机模拟验证，保证设计过程的正确性，可大大降低设计成本，缩短设计周期。2﹑VHDL语言简介2.1VHDL语言介绍传统的硬件电路设计方法是采用自下而上的设计方法，即根据系统对硬件的要求，详细编制技术规格书，并画出系统控制流图；然后根据技术规

4、格书和系统控制流图，对系统的功能进行细化，合理地划分功能模块，并画出系统的功能框图；接着就进行各功能模块的细化和电路设计；各功能模块电路设计，调试完成后，将各功能模块的硬件电路连接起来再进行系统的调试，最后完成整个系统的硬件设计。采用传统方法设计数字系统，特别是当电路系统非常庞大时，设计者必须具备较好的设计经验，而且繁杂多样的原理图的阅读和修改也给设计者带来诸多的不便。为了提高开发效率，增加已有开发成果的可继承性以及缩短开发周期，各ASIC研制和生产厂家相继开发了具有自己特色的电路硬件描述语言(HardwareDescriptionLanguage，简称HDL)。但这些硬件描述语言差

5、异很大，各自只能在自己的特定设计环境中使用，这给设计者之间的相互交流带来了极大的困难。因此开发一种强大的、标准化的硬件描述语言作为可相互交流的设计环境已势在必行。于是美国于1981年提出了一种新的标准化的HDL称第12页共12页基于VHDL的1/100计时电路的设计与仿真学号：1405446为VHDL[2]。这是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。设计者可以利用这种语言来描述自己的设计思想，然后利用电子设计自动化工具进行仿真，再自动综合到门级电路，最后用PLD实现其功能。综合起来讲，VHDL语言具有如下优点：覆盖面广，描述能力强，是一个多层次的硬件描述语言；具有良

6、好的可读性，即容易被计算机接受，也容易被读者理解；使用期长，不会因工艺变化而使描述过时；支持大规模设计的分解和已有设计的再利用。当电路系统采用自上而下的设计方法来设计其硬件时。即从系统总体要求出发，自上而下地逐步将设计的内容细化，最后完成系统硬件的整体设计。在设计的过程中，对系统自上而下分成三个层次进行设计：第一层次是行为描述。所谓行为描述，实质上就是对整个系统的数学模型的描述。一般来说，对系统进行行为描述的目的是试图在系统设计的初始阶段，通过对系统行为描述的仿真来发现设计中存在的问题。在行为描述阶段，并不真正考虑其实际的操作和算法用何种方法来实现，而是考虑系统的结构及其工作的过程是

7、否能到达系统设计的要求。第二层次是RTL方式描述。这一层次称为寄存器传输描述（又称数据流描述）。如前所述，用行为方式描述的系统结构的程序，其抽象程度高，是很难直接映射到具体逻辑元件结构的。要想得到硬件的具体实现，必须将行为方式描述的VHDL语言程序改写为RTL方式描述的VHDL语言程序。也就是说，系统采用RTL方式描述，才能导出系统的逻辑表达式，才能进行逻辑综合。第三层次是逻辑综合。即利用逻辑综合工具，将RTL方式描述的程序转换成用基本逻辑元件表示的文件。