课题九 触发器概述

课题九 触发器概述

ID:14628087

大小:99.00 KB

页数:5页

时间:2018-07-29

课题九  触发器概述_第1页
课题九  触发器概述_第2页
课题九  触发器概述_第3页
课题九  触发器概述_第4页
课题九  触发器概述_第5页
资源描述:

《课题九 触发器概述》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、课题七触发器概述教师授课教案教   学   内   容课程名称:数字电子技术                      200年至200年第 学期第   次课班   级:                                  编制日期:20 0年     月     日教学单元(章节):3、1触发器的概述目的要求:了解触发器模型,掌握各类触发器的特点、应用。熟悉触发器的描述方法和逻辑符号。分析输入输出信号状态间的时序关系。知识要点:触发器的实现、各种逻辑功能的触发器技能要点:掌握各种逻辑功能的

2、触发器教学步骤:1、简介触发器的特点2、触发器的概述教具及教学手段:课堂讲授,提问与提示、练习作业布置情况:课后习题3、1  3、3课后分析与小结:授课教师:                                  授课日期:20    年    月    日 教   学   内   容板书或旁注触发器属于双稳态电路。可以通过适当的信号注入方式使其从一个稳定状态转换到另一个稳定状态(这样的电路都称为触发器)按照触发信号的控制类型,触发器可分为两种类型。非时钟控制触发器:输入信号可在不受其他时钟控

3、制信号的作用下,按某一逻辑关系改变触发器的输出状态;时钟控制触发器:必须在时钟信号的作用下,才能接收输入信号从而改变触发器的输出状态。时钟控制触发器按时钟类型又分为电平触发和边沿触发两种类型。一、触发器的电路模型内部逻辑电路的不同,使触发器的输入与输出信号间的逻辑关系也有所不同,其输出信号在输入信号作用下将按不同的逻辑关系进行变化Sd,Rd:触发器初状态设置端.Sd:置位端(置1端),为有效电平时,输出端Q为1。Rd:复位端(置0端),为有效电平时,输出端Q为0。二、触发器的实现1.构成触发器的基本逻辑单

4、元——基本RS触发器当输入端=0,=1时,触发器被“置位”,Q=1,=0使输出状态从一个稳定状态翻转到另一个稳定状态的方法有多种,由此构成了具有各种功能的触发器A、B表示两个信号输入端。输入端一般都有确定的名称,比如R、S等,输入端的名称由触发器的功能决定、Q、表示两个逻辑状态相反的输出端,不允许出现Q、均为同一电平的为触发器信号输入端,Q、为输出端。与非门1的输出端Q接到与非门2的输入端,与非门2的输出端接到与非门1的输入端。设两个与非门输出端的初始状态分别为Q=0,      =1。教   学   内

5、   容板书或旁注若输入端=1,=0,触发器被“复位”,Q=0,=1若输入端=1,=1,触发器处于“保持”状态,触发器输出端状态不变,该状态将一直保持到有新的置位或复位信号到来为止若=0,=0,Q=1,=1。此状态破坏了Q与间的逻辑关系,属非法状态,这种情况应当避免特征方程描述基本触发器输入与输出信号间逻辑关系的方程Qn+1=S+R·Qn基本RS触发器当前的输出状态Qn+1不仅与当前R·S=0的输入状态有关而且还与其原来的输出状态Qn有关。这是触发器的一个重要特点基本RS触发器是构成各种不同功能集成触发

6、器的基本单元。触发器的“置0”、置“1”就是通过基本RS触发器来实现的。基本RS锁存触发器:在基本RS触发器的每个输入端前面接一个非门其功能如下:当S=1,R=0时,无论触发器原输出状态如何,输出端都将变为Q=1,=0;当S=0,R=1时,输出端都变为Q=0,=1,2.触发器各种触发方式的实现(分析基本RS触发器存在的不足,引入几种改进型触发器)克服非时钟触发器的不足,给触发器增加了时钟控制端CP。对CP的要求决定了触发器的触发方式:1)电平控制触发:在基本RS触发器的输入端各串接一个非与门,便得到电平

7、控制的RS触发器。只有当控制输入端CP=1时,输入信号S、R才起作用(置位或复位),否则输入信号R、S无效,触发器输出端将保持原状态不变。(只有当时钟控制端CP有效时触发器才接收输入数据,否则输入数据将被禁止)书本图3.5(b)为电平控制RS触发器的表示符号,其特性方程与式(3.1)相同,其真值表如表3.3所示电平控制有高电平触发与低电平触发两种类型。2)边沿控制触发:可分上升沿触发和下降沿触发,如图3.6(a)、基本RS触发器真值表如表3.2所示,中Qn表示接收信号之前触发器的状态,称为“现态”;Qn+

8、1表示接收信号之后的状态,称为次态。如书本图3.4所示基本RS触发器属于非时钟控制触发器其基本特点是:电路结构简单,可存储一位二进制代码,是构成各种时序逻辑电路的基础。其缺点是输出状态一直受输入信号控制,当输入信号出现扰动时输出状态将发生变化;不能实现时序控制,即不能在要求的时间或时刻由输入信号控制输出信号;与输入端连接的数据线不能再用来传送其他信号,否则在传送其他信号时将改变存储器的输出数据 教   学   内   容板书或

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。