概述基本RS触发器几种时钟触发器的逻辑功能触发器的选择-教学内容.ppt

《概述基本RS触发器几种时钟触发器的逻辑功能触发器的选择-教学内容.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、概述基本RS触发器几种时钟触发器的逻辑功能触发器的选择和使用第4章集成触发器本章教学基本要求：掌握RS触发器、JK触发器、D触发器的逻辑功能了解触发器的主要参数熟悉RS触发器、JK触发器、D触发器的电路结构、工作原理和触发方式本章教学基本要求概述在数字电路系统中，经常采用触发器以及由它们与各种门电路一起组成的时序逻辑电路。时序逻辑电路的特点是：输出状态不仅取决于当时的输入信号状态，而且还与原输出状态有关。电路结构上存在反馈，使时序逻辑电路具有记忆功能，即在输入信号作用撤消后，能保持在输入信号作用时所具有的输出状态。触发器的分类

2、方法有三种：按有无动作的统一时间节拍（时钟脉冲）来分:有基本触发器（无时钟触发器）和时钟触发器。按电路的结构来分:有主从触发器、维持阻塞触发器、边沿触发器和主从型边沿触发器等。按逻辑功能来分:有RS触发器、D触发器、JK触发器、T触发器、T’触发器。有两个稳定状态(简称稳态):用来表示逻辑0和1。在输入信号作用下，触发器的两个稳定状态可相互转换(称为状态的翻转)。输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。一个触发器可存储1位二进制数码触发器的基本特性一、电路结构：由两个与非门构成,两个输出端,一

3、个为Q,一个为.正常情况下,两个输出端是逻辑互补的,即一个为0,一个为1。两个输入输。“R”、“S”上面的非线,表示这种触发器输入信号为低电平有效.4.1基本RS触发器二.基本工作原理1、有两个稳定的状态当Q=1时,G1输入端全为1,则G1输出为0,G2输入端有0,则G2输出端为1。当输入端全为1时,输出端不变1111010规定：以Q输出端的状态为触发器的状态当Q=0时,G1输入端有0,则G1输出端为1,G2输入端全为1,则G2输出端为0110010当输入端全为1时,输出端不变1、有两个稳定的状态2、在低电平信号作用下,触发器

4、可以从一个稳态转换到另一个稳态G1输入有0,则G1输出端为1,G2输入全为1,则Q=0.Q由1变为0置0端011110G2输入有0,则Q=1,G1输入全为1,则G1输出端为0Q由0变为1置1端10012、在低电平信号作用下,触发器可以从一个稳态转换到另一个稳态Q=01R=3、失效的状态正常情况下,两上输出端逻辑互补,但此时为非正常状态,不能使用该输入信号。0011一、当电路进入新的稳定状态后，即使撤销了输入信号，触发器翻转后的状态也能够稳定的保持。二、端称为置0端：从1态换0态必须使端称为置1端：从0态换1态，必须使特点：三.

5、逻辑功能的表示方法(1)真值表输入信号输出状态Q功能说明11100100不变0110不定保持置0置1失效与非门组成的基本RS触发器的真值表(2)用逻辑符号图表示(3)用时序图(波形图)表示10111110000011111111000111不定(4)或非门构成的基本RS触发器电路结构:输入端为高电平有效.逻辑功能的表示方法输入信号SR输出状态Q功能说明00011011不变0110不定保持置0置1失效或非门组成的基本RS触发器的真值表演示演示演示演示与非门和或非门基本RS触发器组成的真值表输入输出功能说明110010010110

6、0011不变0110不定保持置0置1失效输入端各自取反,其真值表相同.例：用RS触发器构成无抖动开关在机械开关扳动或按动过程中,一般都存在接触抖动,在几十毫秒的时间里连续产生多个脉冲,如图(a)、(b)所示。这在数字系统中会造成电路的误动作。为了克服电压抖动，可在电源和输出端之间接入一个基本RS触发器，在开关动作时，使输出产生一次性的阶跃，如图（c）、（d）所示，这种无抖动开头称为逻辑开关。若将开关S来回扳动一次，即可在输出端Q得到无抖动的负的单拍脉冲。如图（c）输出端的波形。四.基本RS触发器的优缺点优点缺点电路简单，是构成

7、各种触发器的基础。(1).输出受输入信号直接控制，不能定时控制。(2).有约束条件。4.2几种时钟触发器的逻辑功能基本RS触发器属于异步式或称为无时钟触发器，动作特点是当输入的置0或置1信号一出现，输出状态就可能随之而发生变化。触发器状态的转换没有一个统一的节拍.在使用触发器时,往往要求按一定的节拍动作。这种触发器有两种输入端：一种是决定其输出状态的数据信号输入端（如RS触发器的置0、置1端R和S），另一种是决定其动作时间的时钟脉冲（ClockPulse），简称CP输入端。具有时钟脉冲输入端的触发器称为时钟触发器。现态指触发器

8、在输入信号变化前的状态，用Qn表示。次态指触发器在输入信号变化后的状态，用Qn+1表示。触发器的现态和次态的表示同步RS触发器1、电路组成及逻辑符号它是由基本RS触发器和用来引入R、S及时钟脉冲CP的两个与非门而构成，如图所示。时钟触发器逻辑功能的表示方法除使用真值表（特性表