北邮数电实验quartus原理图输入法设计与实现

北邮数电实验quartus原理图输入法设计与实现

ID:14260383

大小:684.50 KB

页数:7页

时间:2018-07-27

北邮数电实验quartus原理图输入法设计与实现_第1页
北邮数电实验quartus原理图输入法设计与实现_第2页
北邮数电实验quartus原理图输入法设计与实现_第3页
北邮数电实验quartus原理图输入法设计与实现_第4页
北邮数电实验quartus原理图输入法设计与实现_第5页
资源描述:

《北邮数电实验quartus原理图输入法设计与实现》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、北京邮电大学实验报告Quartus原理图输入法设计与实现学院:信息与通信工程学院班级:姓名:学号:一、实验名称:QuartusII原理图输入法设计二、实验任务要求:1.用逻辑门实现一个半加器,仿真验证其功能,并生成新的半加器图形模块单元。2.用实验内容一中生成的半加器模块和逻辑门实现一个全加器,仿真验证其功能,并下载到实验板上测试,要求用拨码开关设定输入信号,发光二极管显示输出信号。3.用3线-8线译码器(74LS138)和逻辑门设计并实现相应的函数,仿真验证其功能,并下载到实验板上测试。要求用拨码开关设定输入信号,发光二极管显示输出信号。二.设计思路与过程:真值表:(1)半加器的逻辑函数是S

2、(A,B)=A⊕B,C=AB.真值表如下ABSCOO00O11010101101(2)全加器的逻辑函数是S(A,B,C)=A⊕B⊕C,C(A,B,C)=(A⊕B)C+AB真值表如下ABCSCOOOOOO0110O1010O110110010101011100111111(3)逻辑函数为F=+B+C+CBA,真值表如下ABCF00010011010101101000101011001111运用数字电路中所学习的知识,可以简单设计出半加器,全加器和译码器的实验原理图。运行并观察仿真结果。在菜单中选择Pin项,将自己的输入信号与输出信号与实验板的引脚进行绑定。将其成功下载后,便可以在实验板上实现相应

3、的功能。三.实验原理图:1.半加器:2.全加器:1.译码器:四.仿真波形图:1.半加器:2.全加器:3.译码器:五.仿真波形分析:1.半加器:半加器是能实现两个1位二进制数相加求得和数及向高位进位的逻辑电路,加数和被加数分别用a,b表示,求得的和与向高位进位用变量s,c来表示。易得c=ab,s=a⊕b,故只有当a,b同时为高位时,c才输出高位,只要当a,b不同时,则s输出高位。波形与理论完全符合。2.全加器:全加器是实现两个1位二进制数及低位来的进位相加(即将3个二进制数相加)求得和数及向高位进位的逻辑电路。,由其原理易得,s=a⊕b⊕ci,(a⊕b)c=ci+ab,将理论与波形图对比,完全符

4、合。3.译码器:二进制译码器中一个输出对应一个最小项,因74138译码器是低电平译码,故每个输出对应着一个最小项的非。由输出函数的真值表可得,种输入恰好对应着4个高电平输出与4个低电平输出。8与波形图比较后,完全相符。六.故障及问题分析:1.发现无法成功下载,总是报错,后将面板上的三个开关均往上拨即可。2.一开始并没有完全理解引脚锁定的意思,后来才完全明白实验原理,懂得如何将计算机上模拟的东西成功注入电路面板上。3.发现由于调节的信号时间不对,导致输出波形异常,需使不同信号的时间成整数倍。七.总结与结论:通过Quartus这个设计仿真软件,成功实现了半加器,全加器以及译码器输出相应函数的功能,

5、并输入相应的波形图,并将计算机中的仿真成功下载到电路板上,真正在电子器件上实现了相应的功能。总之,加深了自己对加法器、译码器的理解,还提高了自己的动手能力。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。