基于fpga的音乐盒的设计开题报告

《基于fpga的音乐盒的设计开题报告》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、WuhanPolytechnicUniversityIndustrial&CommercialCollege本科毕业论文（设计）开题报告书论文题目：基于FPGA的Fibonacci数列的设计及实现姓名：史枣阳学号：6班级：02班年级：2008级专业：电气工程及其自动化系部：信息工程系指导教师：丁光哲讲师完成时间：2011年11月15日武汉工业学院工商学院本科毕业论文（设计）开题报告书学院（系）：信息工程系学生姓名史枣阳学号6专业年级、班电气0802指导教师丁光哲论文题目基于FPGA的Fibonacci数列的设计及实现1、目的及意义音乐盒悠扬的乐声，经常勾起人们对美好往事的回忆，甚至魂

2、牵梦萦，坠入时光岁月的追忆中。300多年来席卷全球市场的机械音乐盒的最大魅力，也许就在于它能将抽象的音乐，凝固成具象的艺术品。成为人们表达美好情感，追思逝去岁月的最佳选择吧！机械音乐盒的发展史，可追溯至14世纪初期，所发明挂在教堂钟楼上的排钟,这种用发条装置来演奏的乐器，能发出清脆如水晶般的乐声，一度风靡荷兰，比利时和法国北部。1811年以来，瑞士曾经是这项技艺的中心，它和瑞士钟表工业一样，两者相辅相成，一段时间名领风骚，称霸全球。二战以后，美国的大兵将精致的音乐盒带至日本，给这个正处在战争之后，阵痛呻吟中的民族以很大的抚慰，日本的技术人员借鉴了瑞士的制造技术，并作了进一步的更新，使

3、得音乐盒的造价在当时降低了很多，并提高了产量，这正如日本的钟表工业在战后迅速崛起一样，日本制造的精致音乐盒，在全球范围内，打败了位于瑞士侏罗山区的众多厂商，并且逐渐形成以瑞士的Regue和日本的Sankyo，称霸全球音乐盒市场二足鼎立的格局。这种情况，一直延续至二十世纪九十年代，随着中国的改革开放，中国经济逐渐融入国际社会，全球性的机械加工业开始向中国倾斜，音乐盒的制造也不例外。1992年，中国第一台具有自主知识产权的八音琴在中国宁波韵升的诞生，标志着中国，全方位地参与全球音乐盒这块巨大蛋糕的市场竞争，经过十多年的努力，韵升对八音琴的制造技术进行了更多的技术更新，取得了多个国家和地区

4、50余项发明专利。这使得音乐盒无论在音质，音量，谱曲，和外观设计等方面都有了更大的改进。目前，韵升八音琴已占据全球八音琴市场份额的1/4，仅次于日本Sankyo，位居全球第二位。音乐盒300多年的产品发展，同时也是人类文明300多年发展的历史鉴证。每个不同时期的音乐盒造型，都能折射出当时不同的社会心态和文明发展现状，它也成了时代的一面镜子。现今，音乐盒的制造，延袭传统，结合现代，加上现在已经成熟的FPGA技术，更使得音乐盒的前景更加的广阔，利用FPGA技术我们不需要像传统音乐盒的那种以复杂、成本高为代价，而仅仅需要一个FPGA开发板就能设计出完美的作品，并且视觉效果和听觉效果也都是传

5、统音乐盒所无法达到的。2、EDA设计方法的发展趋势电子产业瞬息万变,随着新一代FPGA芯片工艺和设计方法的进步及新的应用领域和市场需求的变化,EDA技术也有突飞猛进的发展，总的趋势可以概括为：跨越器件组，甚至公司界限，越来越人性化的设计，越来越高的优化水平，越来越快的仿真速度，越来越高的仿真精度以及完备的分析验证手段。(1)一体化工具和IP是发展方向一体化的工具使用户受益于一个统一的用户界面,避免了在不同的工具间进行数据转换等繁琐的操作。目前，各大EDA工具供应商分别推出了集成众多工具在内的一体化设计工具,同时也在分别推出各自的标准数据库,以进一步简化设计流程。未来先进的IC设计平台

6、,将整合各个公司的许多工具,覆盖了从设计编译、布局编译、物理编译、DFT编译以及硅片制造的全部流程,同时还在内部集成了向第三方开放的数据库,将不同设计阶段中的数据、时序、计算以及种种约束条件协调起来,将集成新的模拟和混合信号设计工具，加强利用EDA工具进行模拟电路设计的能力。IP的合理应用是加速产品设计流程的一个有效途径。按照美国EDA联盟(TheEDAConsortium)的统计数据表明,IP产品的销售额是全球EDA工业中增加最快的一个领域。IP应用是IC设计业中绝对的发展趋势。(2)SystemVerilog将成为下一代的描述语言描述语言一直是EDA业中重要的一环，VHDL和Ve

7、rilog目前是中国的主流设计语言。然而，随着IC复杂度的不断提高，高级语言将成为FPGA开发的利器，从更高层次入手对系统进行描述是描述语言未来的发展方向。“SystemVerilog将最终取代VHDL。”这是Synopsys公司对描述语言发展方向上的预测，在进一步解释这一预测时，还指出多年来FPGA设计中更关注的是仿真，而目前验证整个设计周期中已经占据了60%甚至更多的时间，而SystemVerilog可以有效地支持上述两者的需求，同时SystemVer