交通灯控制电路设计与制作

交通灯控制电路设计与制作

ID:9890792

大小:487.00 KB

页数:20页

时间:2018-05-14

交通灯控制电路设计与制作_第1页
交通灯控制电路设计与制作_第2页
交通灯控制电路设计与制作_第3页
交通灯控制电路设计与制作_第4页
交通灯控制电路设计与制作_第5页
资源描述:

《交通灯控制电路设计与制作》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、目录摘要I1方案设计与选择11.1方案一原理设计11.2方案二原理设计22单元电路设计42.1秒脉冲信号发生器42.2五进制计数器52.3移位寄存器72.3信号灯控制132.3.1红灯信号控制132.3.2绿灯信号控制132.3.3黄灯信号控制133元器件清单144制作及调试154.1制作154.2调试154.3调试过程中发现的问题及解决16结束语17参考文献18-19-交通灯控制电路设计与制作1方案设计与选择要求设计一个十字路口的交通灯控制电路,要求甲车道和乙车道两条交叉道路上的车辆交替运行,每次通行时间都设为25秒,黄灯先亮5秒,才能变换运行车道,黄灯亮时

2、,要求每秒钟闪亮一次。根据要求要用到1Hz时钟脉冲源,可用555定时器来实现,还要用到计数器,逻辑门等器件来实现。1.1方案一原理设计交通灯控制原理图1如下图1-1所示:555定时器计数器实现五进制移位寄存器甲车道信号灯乙车道信号灯图1-1交通灯控制原理图1首先用NE555定时器产生1Hz脉冲作为时钟脉冲信号源,用74LS161构成五进制计数器,每五秒自动清零,同时给74LS164移位寄存器一个脉冲信号,使寄存器移位,然后通过74LS164移位寄存器分别实现5秒,20秒,25秒的循环控制,分别使对应的黄灯,绿灯,红灯亮。最后用黄灯信号和秒冲信号源进行与逻辑运算

3、,使得黄灯能够每秒闪烁一次。-19-交通灯控制电路图1如下图1-2所示:图1-2交通灯控制电路图11.2方案二原理设计交通灯控制原理图2如下图1-3所示:秒脉冲发生器控制器译码器信号灯0.2Hz1Hz图1-3交通灯控制原理图2-19-用两片NE555定时器分别产生0.2Hz和1Hz的脉冲信号,0.2Hz的信号给74LS161计数器,实现5秒触发一次,74LS161构成十进制循环计数,然后接7442四线-十线译码器对计数器的信号进行译码,信号通过非门,与非门的组合后接到适当的交通灯上。1Hz的脉冲信号与黄灯信号逻辑与,实现每秒闪烁一次。交通灯控制电路图2如下图1

4、-4所示:图1-4交通灯控制电路图2现在选择第一种方案来实现交通灯控制电路。-19-2单元电路设计2.1秒脉冲信号发生器时钟信号产生电路主要由NE555定时器组成震荡器,产生稳定的脉冲信号,送到状态产生电路,状态产生电路根据需要产生一定的“0”、“1”信号,电路图如下图2-1所示:图2-1秒脉冲发生电路(2-1)(2-2)所以时间周期就是:T=C=1s-19-图2-2NE555管脚图2.2五进制计数器要实现五进制计数,用74LS161四位二进制同步加法计数器,该计数器能同步并行预置数据,具有清零置数,计数和保持功能,具有进位输出端,可以串接计数器使用。它的管脚

5、排列如图2-3所示:图2-374LS161管脚图管脚图介绍:时钟CP和四个数据输入端P0~P3清零/MR使能CEP,CET置数PE数据输出端Q0~Q3以及进位输出TC.(TC=Q0·Q1·Q2·Q3·CET)-19-下图为74LS161的功能表:表2-174LS161功能表从74LS161功能表功能表中可以知道,当清零端CR=“0”,计数器输出Q3、Q2、Q1、Q0立即为全“0”,这个时候为异步复位功能。当CR=“1”且LD=“0”时,在CP信号上升沿作用后,74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3,D2,D1,D0的状态一样,

6、为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后,计数器加1。74LS161还有一个进位输出端CO,其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能,一片74LS161可以组成16进制以下的任意进制分频器。所以可以利用一片74LS161实现五进制加计数,将CR=LD=EP=ET=“1”,D3,D2,D1,D0接地,二进制的五为(0101),故将Q2,Q0连到同一与非门后接CR清零端,每五个脉冲清一次零,实现五进制加计数器。-19-电路连接图如下图所示:图2-4五进制计数器电路图2.3移位寄存器74

7、LS164为8位移位寄存器,当清除端(CLEAR)为低电平时,输出端(QA-QH)均为低电平。串行数据输入端(A,B)可控制数据。当A、B任意一个为低电平,则禁止新数据输入,在时钟端(CLOCK)脉冲上升沿作用下Q0为低电平。当A、B有一个为高电平,则另一个就允许输入数据,并在CLOCK上升沿作用下决定Q0的状态。-19-引出端符号CLOCK时钟输入端CLEAR同步清除输入端(低电平有效)A,B串行数据输入端QA-QH输出端逻辑及封装图图2-574LS164封装图图2-674LS164逻辑图-19-74LS164管脚图图2-774LS164管脚图真值表表2-2

8、74LS164真值表H-高电平L-低电

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。