欢迎来到天天文库
浏览记录
ID:9863462
大小:467.50 KB
页数:13页
时间:2018-05-12
《汽车尾灯控制器的设计eda课程设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、※※※※※※※※※※※※※※※※※※※※※※※※2008级学生EDA课程设计※※※※※※※※※※※※※※※※※※※※※※※※2008级学生EDA课程设计EDA课程设计报告书课题名称汽车尾灯控制器的设计姓名谢亨学号0812201-48院系物理与电信工程系专业电子信息工程指导教师周来秀讲师2011年6月10日12一、设计任务及要求:设计一个汽车尾灯控制器,功能及要求如下:(1)汽车正常行驶时,指示灯不亮。(2)汽车右转时,右侧的指示灯亮。(3)汽车左转时,左侧的指示灯亮。(4)汽车刹车时,左右两侧的
2、指示灯同时亮。(5)汽车在雾中行驶时,左侧的指示灯不断闪烁。(6)汽车在倒车时,右侧的指示灯不断闪烁。指导教师签名:年月日二、指导教师评语:指导教师签名:年月日三、成绩验收盖章年月日12汽车尾灯控制器的设计谢亨(湖南城市学院物理与电信工程系电子信息工程专业,湖南益阳,41300)1设计目的(1)学会在QuartusⅡ环境中运用VHDL语言设计方法来构建具有一定逻辑功能的模块,并能运用原理图设计方法完成顶层设计。掌握所学的课程知识和基本单元电路的综合设计应用。(2)通过对实用汽车尾灯控制器的设计,
3、巩固和综合运用所学知识,提高设计能力,并掌握汽车尾灯控制在FPGA中实现的方法。2设计的主要内容和要求(1)汽车正常行驶时,指示灯不亮。(2)汽车右转时,右侧的指示灯亮。(3)汽车左转时,左侧的指示灯亮。(4)汽车刹车时,左右两侧的指示灯同时亮。(5)汽车在雾中行驶时,左侧的指示灯不断闪烁。(6)汽车在倒车时,右侧的指示灯不断闪烁。3整体设计方案汽车尾灯控制器就是一个状态机的实例。整体设计方框图如图3.1所示图3.1整体设计方框图12整个系统由4个模块组成:主控制模块,左侧控制模块,雾、倒车控制
4、模块,右侧控制模块和显示模块。其中主控制模块主要包括转向控制、雾中行驶控制和倒车控制,CLK为时钟信号。左侧控制模块主要包括对左侧转向和刹车指示灯的控制。右侧控制模块主要包括对右侧转向和刹车指示灯的控制。雾、倒车控制模块主要包括对雾中行驶指示灯和倒车指示灯的控制。显示模块为各状态的指示灯。汽车尾灯控制器工作过程:当汽车正常行驶时所有指示灯都不亮;汽车右转弯时,汽车右侧的指示灯RD1亮;汽车左转弯时,汽车左侧的指示灯LD1亮;刹车时,汽车右侧的指示灯RD2和左侧的指示灯LD2同时亮;汽车在雾中行驶
5、时,左侧的指示灯LD3不断闪烁。汽车在倒车时,右侧的指示灯RD3不断闪烁。各个状态之间相互不影响。4硬件电路的设计根据汽车尾灯工作过程,设置系统的输入信号:系统时钟信号CLK,汽车左转弯控制信号LEFT,汽车右转弯控制信号RIGHT,刹车控制信号BRAKE,雾中行驶控制信号FOG,倒车控制信号BACK和系统的输出信号:汽车左侧3盏指示灯LD1、LD2、LD3和汽车右侧3盏指示灯RD1、RD2、RD3来实现尾灯控制器的功能。系统的整体设计原理图如图4.1所示。图4.1整体设计原理图系统的工作原理及
6、过程:当汽车正常行驶时所有指示灯都不亮;汽车在12右转弯时,右转弯控制信号RIGHT为1,此时汽车右侧的指示灯RD1亮;汽车在左转弯时,左转弯控制信号LEFT为1,此时汽车左侧的指示灯LD1亮;汽车在刹车时,刹车控制信号BRAKE为1,此时汽车右侧的指示灯RD2和左侧的指示灯LD2同时亮;汽车在雾中行驶时,雾中行驶控制信号FOG为1,此时汽车左侧的指示灯LD3不断闪烁(闪烁的频率与时钟CLK的频率相等)。汽车在倒车时,倒车控制信号BACK为1,此时汽车右侧的指示灯RD3不断闪烁(闪烁的频率与时钟
7、CLK的频率相等)。在汽车尾灯控制器工作过程中各个状态之间无影响。5软件设计5.1主控制模块主控制模块master如图5.1所示,LEFT为汽车左转弯控制信号LEFT,RIGHT为汽车右转弯控制信号,BRAKE为刹车控制信号,FOG为雾中行驶控制信号,BACK为倒车控制信号,上述信号均在高电平时有效。LP为左转弯输出脉冲:当LEFT为1,CLK由0往1跳变时LP输出为1。RP为右转弯输出脉冲:当RIGHT为1,CLK由0往1跳变时RP输出为1。LR为左侧控制模块和右侧控制模块的使能信号(低电平有
8、效)当LEFT和RIGHT同时为1时,LR输出为1,此时左右两侧控制模块均不起作用。F为雾中行驶输出脉冲:当FOG为1,CLK由0往1跳变时F输出为1。B为倒车输出脉冲:当BACK为1,CLK由0往1跳变时B输出为1。BRAKE_LED为刹车输出脉冲:当BRAKE为1,CLK由0往1跳变时BRAKE_LED输出为1。该模块各输入输出信号之间无影响。图5.1主控制模块图主控制模块由VHDL程序来实现,下面是其中的一段VHDL代码:12ENTITYmasterISPORT(LEFT,RIGHT,BR
此文档下载收益归作者所有