基于直接数字频率合成模拟信号设计

《基于直接数字频率合成模拟信号设计》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、基于直接数字频率合成模拟信号设计　　1.引言　　在雷达的研制和生产过程中，对雷达的性能指标进行调试和检测是雷达研制和生产过程的一个重要环节[1]。如果对雷达性能的测试都采用外场实物的话，即用真实的目标(如舰艇，坦克)给雷达提供测试信号，不仅要耗费大量的人力和物力而且使研制周期变长。因此，目标模拟器—数字模拟技术与雷达技术相结合发展起来的专门的系统，它为雷达的信号处理系统和显示终端技术指标的测试以及性能验证提供必要条件。　　1971年，美国学者J.Tierney等人撰写的“ADigitalFrequencySynthesizer

2、”一文首次提出了以全数字技术、从相位概念出发直接合成所需波形的一种新的频率合成原理。如今,DDS技术已成为频率合成技术发展的主流方向，它高度的集成性，对于简化电子系统的设计方案，降低硬件的复杂程度，提高系统的整机性能意义重大。可以预料将来DDS产品的时钟频率将越来越高，杂散会越来越低，价格也将更低，DDS产品将会得到普遍的应用和发展[2]。　　2.DDS信号模拟工作分析　　2.1DDS原理　　一个频谱纯净的单频信号可表示为　　（2.1）　　只要幅度U和初始相位随时间变化，并且是常数。它的频谱就是位于的一条谱线。为分析的方便，设

3、U=1,=0即　　（2.2）　　这种单频信号的相位是时间的线性函数，即　　（2.3）　　相位函数对时间的导数是常数　　（2.4）　　它就是信号的频率。　　如果对式2.2信号进行采样，采样周期为(采样频率=1/)，可得离散的波形序列（n=0,1,2...）(2.5)　　相应的离散相位序列（n=0,1,2...）(2.6)　　式中(2.7)　　是连续两次采样之间的相位增量[3]。　　2.2总体设计方案　　DDS信号模拟器系统主要由DDS信号发生器模块（软件模块、控制器、DDS芯片）、滤波放大模块和调制模块三部分组成。其系统总体框图

4、如图1SHAPE*MERGEFORMAT　　2.3工作流程　　首先用户通过运行于计算机上的控制软件，选择要生成的信号，并设置相应的幅度、频率等指标参数，由控制软件将这些要求通过RS-232接口传送给CPLD，或利用键盘进行频率选择。CPLD不仅实现根据接收到的控制字对DDS芯片进行设置，并实时地启动DDS芯片使其按要求生成所需要的信号。经过滤波放大，将所生成的信号传送到ASI接口，由此将所生成的基带信号通过雷达（或其他调制器）调制到高频，发射出去。　　2.4软件程序设计方案SHAPE*MERGEFORMAT　　基于DDS的

5、多功能信号模拟器，不仅要能够实现普通射频合成信号源的功能，正如能够在幅度、频率等方面对所需生成的信号加以控制，能够实现定频、扫频以及跳频等输出方式上的选择。同时，该系统增加了叠加噪声模块和灵敏度设置模块，以便能够更好地实现对各种条件下雷达回波信号的模拟。　　2.5DDS射频信号产生电路DDS的微波电路构成射频信号产生电路，其组成框图如图3所示，其信号分为3路：　　第一路是由高精度微波压控振荡器产生频率稳定度很高的微波信号，频率精度：，经微波隔离器隔离输出[4]。　　第二路是由DDS调频及频率捷变信号产生器产生各种调频（普通调频

6、、线性调频和非线性调频等）和频率捷变信号，DDS工作模式为单音频工作模式时，通过改写频率控制字可实现跳频和频率捷变和频率调制，工作模式为线性调频模式时，通过设定起始频率、频率部进和扫描时间，可实现线性调频。SHAPE*MERGEFORMAT　　第三路是由DDS编码及调制波形产生器产生各种编码和调制信号，DDS的一个显著的特点就是在数字处理器的控制下能够精确而快速地处理频率和相位[5]。DDS允许用户对通过改写相位偏移控制字可实现相位的任意控制，码元的产生完全由软件灵活控制，可产生包括二相编码（巴克码、伪随机码）、多相制编码等

7、，并经倍频、滤波和放大后形成调制包络信号。　　最后来自第一路微波信号和第二路的变频信号在微波上变频器混频，产生载频信号，来自第三路的调制包络信号和脉冲产生器产生的调制脉冲对载频信号进行调制，形成雷达信号，最后经天线输出。以下为最后输出的波形：　　　　　　　　　　　　图4.250MHz带宽线性调频　　　　　　　　　　　　　　　图5.300MHz带宽10点跳频　　如表1所示，在并行工作模式下，FPGA主要实现对AD9852以下各引脚的控制。表1FPGA输出控制列表AD9852所需控制的引脚和对应功能所需FPGAI/O端口数引脚名称

8、功能D0～D7（1～8引脚）8位双向并行数据输入口8A5～A0（14～19引脚）6位并行地址输入口6ASTERRST（71引脚）初始化端口1　　AD9852内部包括一个具有48位相位累加器、一个可编程时钟倍频器、一个反sinc滤波器、两个12位300MHzDAC，一个高速模拟