实验七 移位寄存器设计(可编程实验)

《实验七 移位寄存器设计(可编程实验)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验七移位寄存器设计一、实验目的1、掌握移位寄存器电路设计的方法。2、能够通过CPLD开发实现时序逻辑电路的功能。二、实验内容（1）设计一个能自启动的环形计数器要求：设计一个合理的电路，通过MAX+plus2进行仿真和CPLD实现验证环形计数器的逻辑功能，并掌握其动作特点。（2）节日彩灯设计要求：当输入连续脉冲时，4个彩灯既可以从右向左逐位亮继而逐位灭，又可以从左向右逐位亮继而逐位灭。三、实验逻辑功能分析及预习情况（1）能自启动的环形计数器真值表：n态n+1态Q3Q2Q1Q0Q3Q2Q1Q010000100001000010100001000011

2、000偏离态0100010110100011100111000110000011100111101111011111（2）节日彩灯设计真值表：n态n+1态Q3Q2Q1Q0Q3Q2Q1Q0从右向左00000001001101111111111011001000其他000100110111111111101100100000000000从左向右00001000110011101111011100110001其他100011001110111101110011000100000000四、实验过程（1）启动MAX+plusII软件；（2）创建一个新工程；1

3、）能自启动的环形计数器启动文本编译器；编译VHDL语言程序为Libraryieee;Useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;EntityhuanisPort(clk,d:instd_logic;s:std_logic_vector(3downto0);q:bufferstd_logic_vector(3downto0));End;ArchitecturertlofhuanisBeginProcess(clk,d)Beginif(d='1')thenq<=s;elseif(c

4、lk'eventandclk='1')thenCaseqisWhen"0100"=>q<="0010";When"0010"=>q<="0001";When"0001"=>q<="1000";Whenothers=>q<="0100";Endcase;endif;endif;endprocess;End;启动波形图编译器；时间分析图利用真值表验证所设电路的逻辑功能；经过验证保存仿真原理图。2）节日彩灯设计启动文本编译器；编译VHDL语言程序为Libraryieee;Useieee.std_logic_1164.all;useieee.std_log

5、ic_unsigned.all;EntitycaidengisPort(SEL,CLK:instd_logic;q:outstd_logic_vector(3downto0));End;Architecturertlofcaidengissignalq_temp:std_logic_vector(3downto0):="0000";BeginProcess(CLK)Beginif(CLK'eventandCLK='1')thenifSEL='0'thenCaseq_tempisWhen"0000"=>q_temp<="0001";When"0001

6、"=>q_temp<="0011";When"0011"=>q_temp<="0111";When"0111"=>q_temp<="1111";When"1111"=>q_temp<="1110";When"1110"=>q_temp<="1100";When"1100"=>q_temp<="1000";When"1000"=>q_temp<="0000";Whenothers=>q_temp<="0000";Endcase;elseCaseq_tempisWhen"0000"=>q_temp<="1000";When"1000"=>q_temp<

7、="1100";When"1100"=>q_temp<="1110";When"1110"=>q_temp<="1111";When"1111"=>q_temp<="0111";When"0111"=>q_temp<="0011";When"0011"=>q_temp<="0001";When"0001"=>q_temp<="0000";Whenothers=>q_temp<="0000";Endcase;endif;endif;q<=q_temp;endprocess;End;启动波形图编译器；时间分析图利用真值表验证所设电路的逻辑功能；经过验证

8、保存仿真原理图。芯片下载经过设计最后完成结果如下五、实验感受通过本次实验我掌握了移位寄存器电路设计的方法，而且能够通过CP