【硕士论文】加速器模块基于systemverilog语言的验证

【硕士论文】加速器模块基于systemverilog语言的验证

ID:9238383

大小:614.50 KB

页数:63页

时间:2018-04-24

【硕士论文】加速器模块基于systemverilog语言的验证_第1页
【硕士论文】加速器模块基于systemverilog语言的验证_第2页
【硕士论文】加速器模块基于systemverilog语言的验证_第3页
【硕士论文】加速器模块基于systemverilog语言的验证_第4页
【硕士论文】加速器模块基于systemverilog语言的验证_第5页
资源描述:

《【硕士论文】加速器模块基于systemverilog语言的验证》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、硕士研究生学位论文题目:视频信号处理系统中运动估计加速器模块基于SystemVerilog语言的验证姓名:方芳学号:院系:信息科学技术学院专业:电子与通信工程研究方向:SoC设计导师姓名:王新安副教授二00八年六月北京大学硕士学位论文版权声明版权声明任何收存和保管本论文各种版本的单位和个人,未经本论文作者同意,不得将本论文转借他人,亦不得随意复制、抄录、拍照或以任何方式传播。否则,引起有碍作者著作权之问题,将可能承担法律责任。北京大学硕士学位论文摘要摘要本文对视频信号处理系统中运动估计加速器模块的功能实现算法进行了一定程度的分析与研究,通过分析当今业界主要应用的验证技术,结

2、合公司的实际情况选用了先进的验证方法,在EDA工具的支持下对运动估计加速器模块进行了全面的功能性验证。文中还详细剖析了芯片验证环境,这是一个运用SystemVerilog语言的仿真环境,利用总线功能模型(BFM)实现总线操作,使得验证在事务级(transactionlevel)进行,大大提高了验证的效率及可复用性。本文针对运动估计加速器模块设计了足够的验证case,覆盖了模块的各项功能,并运用SystemVerilog搭建了高效的验证平台,通过Perl脚本对整个验证架构中进行仿真管理与控制,实现了对C_model的实时调用、输入参数的随机生成以及输出数据的实时比对等自动化功

3、能。此外还与其他验证工程师合作搭建了视频信号处理系统的联合仿真平台,该平台实现了视频信号处理中所有模块的系统级验证。此外,对视频信号处理系统还进行了FPGA验证,作为对基于仿真的验证的有效补充。网表(netlist)设计完成以后还进行了post-layoutsimulation(后仿真),对芯片设计部门而言是流片前签发的最后一个环节。本文还通过先进的EDA工具及芯片仿真环境的支持,对运动估计加速器模块代码覆盖率进行了统计分析。对运动估计加速器模块的验证通过了展讯公司模块验证的评审流程,被认为是充分的。实践表明,本文所采用的验证方法和结构是适合SC8800E芯片项目开发的,具

4、有灵活性好、效率高、可复用性强等优点。关键词:系统级芯片,SystemVerilog,SystemVerilog验证方法学I北京大学硕士学位论文AbstractAbstractSystemVerilogbasedverificationofMEAmoduleinvideosignalprocessingsystemFangFang(Electronicandcommunication)DirectedbyWangXinanInthispaper,theMEAmodulealgorithmisanalyzedandresearchedtosomeextent.Inadditi

5、on,throughstudyingthepopularverificationtechniquesinICindustry,thewholefunctionalverificationforMEAmoduleinTD-SCDMA/GSMchipSC8800Eiscompleted,withtheuseofadvancedverificationmethodologyandthesupportofEDAtools.TheverificationenvironmentplatforminthechiplevelforMEAisalsodetailedinthispaper.T

6、hisisamulti-languagesimulationenvironmentusingVerilog,SystemVerilog,etc.ThebusfunctionisimplementedbyusingthereusableBFM(BusFunctionalModel),sothattheverificationworkcancarryoutatthehigherlevelmoreefficiently.Also,inthispaper,thereareenoughtestcasesdesignedforMEAmoduleverification,whichaim

7、atcoveringallthefeaturesofthedesign.TheverificationplatformisdescribedusingSystemVerilog,andPerlscriptisusedtocontrolthewholesimulationintheverificationstructure,sothatreferencemodelinC_modelcanbecalledonthefly,theinputparameterscanbegeneratedrandomlyandtheout

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。